導語：光纖通信網(wǎng)絡時鐘同步設計分析一文來源于網(wǎng)友上傳，不代表本站觀點，若需要原創(chuàng)文章可咨詢客服老師，歡迎參考。

摘要:為解決傳統(tǒng)時間觸發(fā)光纖通信網(wǎng)絡(TTFC網(wǎng)絡)的時鐘同步擁堵問題，提出了基于改進型串行時間碼(IＲIG－B碼)的TTFC網(wǎng)絡時鐘同步方案。該方案采用了改進型的IＲIG－B碼作為時鐘同步方式，改進型的B碼信號將同步周期和碼元脈寬調整為傳統(tǒng)B碼的1‰，即改進型的B碼信號為每毫秒1幀的時間串碼，同時采用數(shù)據(jù)總線與時鐘總線相分離的設計模式，避免了TTFC網(wǎng)絡中發(fā)送端時鐘與數(shù)據(jù)發(fā)生沖突的同時增加了對時的精度。為進一步驗證方案的有效性，基于可編程邏輯器件(FPGA)邏輯設計搭建環(huán)境進行測試驗證。最終試驗結果表明，該方案能正確的進行數(shù)據(jù)收發(fā)，同時有效地避免了TTFC網(wǎng)絡中的時鐘與數(shù)據(jù)發(fā)送沖突，提高了系統(tǒng)帶寬。

關鍵詞:光纖通道;IＲIG－B碼;時鐘同步;數(shù)據(jù)總線

隨著航電系統(tǒng)的發(fā)展，對光纖通道［1－7］(FibreChannel，F(xiàn)C)由于其具有高帶寬、低時延、抗電磁干擾性強等特點，成為了新一代的航空電子網(wǎng)絡首選。為了進一步滿足航空電子網(wǎng)絡時間敏感性的要求，基于時間觸發(fā)的光纖通道網(wǎng)絡(Time－TriggeredFibreChannel，TTFC)被提出，在TTFC網(wǎng)絡中，所有的節(jié)點都按照統(tǒng)一的時統(tǒng)進行調度。因此，網(wǎng)絡節(jié)點之間的同步至關重要。時鐘同步網(wǎng)絡與數(shù)據(jù)傳輸網(wǎng)絡共享物理總線，這種方式會導致在同一時刻只能傳輸數(shù)據(jù)信號或者時鐘同步信號，造成一定的帶寬沖突。本文采用基于改進型IＲIG-B碼(InterＲangeInstrumentationGroup-B，IＲIG-B)的TTFC網(wǎng)絡時鐘同步系統(tǒng)設計，完成光纖通道網(wǎng)絡中時鐘同步的系統(tǒng)的搭建，來解決由解決FC網(wǎng)絡中各個節(jié)點之間時鐘同步，滿足航電系統(tǒng)的需求。

1網(wǎng)絡時鐘同步系統(tǒng)設計與實現(xiàn)

TTFC網(wǎng)絡［8－9］拓撲如圖1所示，主要設備為網(wǎng)絡節(jié)點，網(wǎng)絡節(jié)點通過交換設備進行互連。在傳統(tǒng)的TTFC網(wǎng)絡中，每個網(wǎng)絡節(jié)點通過光纖線接入到TTFC網(wǎng)絡中。通常情況下，光纖中要傳輸時鐘信號，同時也要傳輸數(shù)據(jù)信號。時鐘信號和數(shù)據(jù)信號通過復用的方式進行傳輸。圖1TTFC網(wǎng)絡模型為了解決時鐘傳輸［10］和數(shù)據(jù)傳輸時的沖突問題，本設計在TTFC網(wǎng)絡模型的基礎上，將時鐘網(wǎng)絡和數(shù)據(jù)網(wǎng)絡進行了切分。即時鐘網(wǎng)絡只傳輸時鐘數(shù)據(jù)，數(shù)據(jù)網(wǎng)絡只傳輸TTFC數(shù)據(jù)。新的網(wǎng)絡模型如圖2所示圖2中每個網(wǎng)絡節(jié)點都通過2路總線接入到TTFC網(wǎng)絡中，分別是時鐘線和數(shù)據(jù)線。下面進一步描述時鐘網(wǎng)絡的組成。在設計中，時鐘同步協(xié)議采用的是改進型IＲIG－B碼協(xié)議。IＲIG－B碼是時間系統(tǒng)中的一種常用串行傳輸方式，具有傳輸距離遠、接口標準化和國際通用的特點，但IＲIG－B應用于TTFC網(wǎng)絡中時，存在同步周期太長、對時精度不足等缺點。通過對IＲIG－B碼協(xié)議的碼元脈寬和編碼定義進行改進，可解決以上問題。傳統(tǒng)IＲIG－B碼信號是每秒1幀的時間串碼，每個時間幀包含100個碼元，每個碼元脈寬是10ms。改進型的B碼信號將同步周期和碼元脈寬調整為傳統(tǒng)B碼的1‰，即改進型的B碼信號為每毫秒1幀的時間串碼，每個時間幀仍包含100個碼元，每個碼元脈寬調整為10μs。此外，為了滿足TTFC時鐘同步的需求，改進型B碼在碼元的定義上做出了調整，增加了32位的整合周期序號。改進型B碼序列的定義如表1。改進型B碼組成的時鐘網(wǎng)絡如圖3所示，包括B碼服務器和B碼客戶端。由于B碼的特殊性，其只支持點對點傳輸方式，因此，B碼服務器包括多個物理傳輸端口，與每個客戶端組成點對點的傳輸方式。B碼服務器，即B碼的發(fā)生器。設計了基于FPGA實現(xiàn)B碼產生的方式?；贔PGA產生B碼的原理如圖4所示，包括4個模塊，分別是時間碼產生模塊、B格式碼產生模塊、并串轉換模塊和脈寬發(fā)生模塊。流程如下:(1)根據(jù)B格式碼的特點，時間碼產生模塊產生時間信息，然后將碼元以表1的格式發(fā)送給B格式碼產生模塊。(2)B格式碼產生模塊根據(jù)B碼信號的特點，將1個時間周期1ms分成10個時隙，每個時隙中包括10個碼元。然后生成100位B格式碼，送入并串轉換模塊。(3)并串轉換模塊把100位并行B格式碼轉換成串行的B碼，送入輸脈寬發(fā)生模塊中。(4)脈寬發(fā)生模塊售前根據(jù)不同的串行碼產生出B碼所需的3種脈沖形式(2μs、5μs和8μs脈沖)，將B碼信號送至延遲模塊。(5)延遲模塊基于各通道預設的延遲參數(shù)，將B碼信號進行不同程度的延遲補償后，激勵至各通道線路上，用于各終端模塊的時鐘同步。由于B碼信號是以脈沖的時間寬度來代表2進制“0”、“1”和標志位的，因此其關鍵點在于碼元時寬的正確識別。設計的B碼解調原理如圖5所示。從物理鏈路接收B碼信號，然后通過幀起始位檢測模塊檢測出。檢測出幀起始位后，告知時間碼檢測模塊，從B碼中提出信號，進行解碼。最終獲得時鐘。

2仿真驗證

在TTFC網(wǎng)絡協(xié)議中，可以通過時鐘同步原語或者基于AS6802協(xié)議進行設備之間的同步。以上同步方式均基于FC鏈路進行。B碼的同步方式采用信號線直連的方式實現(xiàn)，不同與以上基于FC鏈路的時鐘同步方式。(1)基于AS6802的時鐘同步方式以6個節(jié)點的仿真為例，測試結果如圖6所示。在正常情況下，時鐘同步方式需要進行壓縮的計算，每次同步過程大約需要占用20μs的時間。而且同步過程設計冷啟動以及重啟動的復雜處理，當節(jié)點多時同步過程占用的時間可能更長。(2)基于改進型B碼的時鐘同步仿真如圖7所示，基于B碼的同步過程較為簡單，且同步過程本身不占用數(shù)據(jù)帶寬。如圖7所示，同步過程簡單直接，整個過程并無復雜的狀態(tài)交互，B碼同步本質上是一種時鐘同源的設計，基于B碼的時鐘同步，在同步形式上避免了因時鐘同步過程引入的不確定因素。設計上采用時鐘同步和數(shù)據(jù)總線的分離，使時鐘同步獨立于數(shù)據(jù)通信，避免了時鐘同步和數(shù)據(jù)通信的相互影響。

3結束語

網(wǎng)絡設計方面，采用了數(shù)據(jù)總線與時鐘總線相分離的設計模式，網(wǎng)絡節(jié)點的時鐘信息和數(shù)據(jù)信號分別通過不同的總線接入到TTFC網(wǎng)絡中。在時鐘同步方面，設計了一種基于點對點的同步方式。服務器通過多組點對點發(fā)送信號實現(xiàn)全網(wǎng)的同步。解決了TTFC網(wǎng)絡中同一時刻只能傳輸數(shù)據(jù)信號或者時鐘同步信號，造成一定的帶寬沖突。

作者：白焱 楊繼國 孫萬錄 宋平 單位：中國科學院沈陽計算技術研究所有限公司 空軍裝備部駐沈陽地區(qū)第一軍事代表室 沈陽航盛科技有限責任公司