導語：如何才能寫好一篇集成電路設計與仿真，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公文云整理的十篇范文，供你借鑒。

篇1

[關鍵詞] 電子線路體系課程； 計算機輔助設計； 教學模式； 改革； 創(chuàng)新； 仿真設計

doi ： 10 . 3969 / j . issn . 1673 - 0194 . 2013 . 19. 056

[中圖分類號] G64 [文獻標識碼] A [文章編號] 1673 - 0194（2013）19- 0102- 02

1 傳統(tǒng)電子線路教學模式凸顯弊端

在傳統(tǒng)的電子線路體系課程教學中，工程應用是該類課程教學的宗旨。學生要想掌握更多、更新的專業(yè)知識和技能，實現可持續(xù)發(fā)展，必須學好電子線路這類課程。對于這類課的掌握程度，決定了學生后續(xù)專業(yè)課程學習的效果，無疑影響著學生學習的熱情。從日常教學和學生表現的情況了解到，目前電子線路類課程的教學存在著許多問題，學生難以入門、學習起來困難、很多概念難以理解、對所學知識無法應用等，使很多學生難以提起學習的興趣，自然也就不可能有好的學習效果。究其本質，是電子線路課程內容繁雜、不直觀，對于初學者而言，缺乏一個形象的有機聯(lián)系。

電子線路教學實踐過程中，包含著各種重要的電學基礎定理、電路分析過程、電路體系測試與性能，這些都要通過理論分析與實驗來驗證得到結論。但電學基礎實驗設備價格一般比較昂貴，一般高等學校不大可能購置如數字存儲示波器、高頻信號發(fā)生器、邏輯分析儀等先進的實驗設備。

在傳統(tǒng)實踐教學中，電子線路實驗不僅需要大量的電子器件等實驗器材，而且有些實驗測試設備不能達到應有的實驗精度，使實驗結果出現偏差。由于即使錯接一根導線也可能導致實驗設備的損壞，因此在實驗過程中，如受測試儀器本身性能和電子實驗器件的限制，很難從容地顯示各種電路的分析過程；也無法將測試儀器上的曲線及數據及時保存和打??；更難以復現諸如頻譜分析、網絡分析、多路數字信號等電學過程等。由于設備問題，有些數據也會偏離正常值，從而混淆了對電路的理解，影響學生對電路的基本原理和性能的理解，失去了理論課教學的作用。

2 電子線路仿真對電子線路教學的促進作用

在電子線路教學中，各個高校大多采用傳統(tǒng)的理論教學模式，使得理論課教學枯燥無味。采用電子仿真軟件后，理論課教學可以采用互動式教學方法。可以和學生互動，讓學生參與到電子理論教學中來，可以大大激發(fā)學生學習理論課的積極性，提高學生的理論水平，培養(yǎng)學生分析問題和解決問題的能力。

隨著電子計算機技術的大力發(fā)展，各種電子仿真軟件不斷涌現，大大簡化了電子線路體系課程的教學。與傳統(tǒng)實驗相比，電子仿真軟件不需要附加實驗信號源、電子測量設備，但與實際電路運行結果相同，可以進行任意設計電路，進行運行、數據分析，并且其實驗數據和技術指標都是真實有效的，這樣不僅可以把笨重而昂貴的實驗儀器搬進課堂，也可以隨著同學把實驗室搬到各地。

通過課堂和實驗室實踐教學相融合，可增強學生的學習興趣，改善真實情境，觀察隱藏的電特性及實驗現象，具有安全性能高和利用虛擬實驗儀器節(jié)省經費等優(yōu)點，可以幫助學生學習各種不同的電學概念，并進行各項實驗。這使得在理論教學中可以穿插實踐教學內容，直觀性好、學習效率高，激發(fā)學生參與各級各類電子設計大賽的積極性。通過電子線路仿真軟件教學，將大大激發(fā)學生的學習積極性，使原來枯燥無味的理論教學變得形象直觀，增強教師與學生的互動性。

3 電子線路課程體系中教與學模式的轉變

剛學習電子線路類專業(yè)課程時，絕大多數學生對專業(yè)知識體系結構及所要學習的內容并不了解，隨著學習難度的日益加大，其熱情也會隨之降低。在學生中，不乏有對電子線路課程專業(yè)知識的神秘感、好奇心和自信心，但又缺少對所學知識學習的持續(xù)能力。而電子線路體系課程正是自主學習消化理解和需要長時間探索的基礎類課程。因此，結合課程學習和學生特點，不能應用傳統(tǒng)的教學模式，即先講理論，再進行實踐，這樣就錯過了抓住學生興趣的好時機。

以計算機技術為核心的信息技術的發(fā)展，為電子線路體系課程的教學提供了現代化的、課堂和專業(yè)實驗室相結合的教育新技術。在課堂上，學生可以跟隨老師同步實驗。課余時間，學生可以在計算機上完成教師指定的仿真，可以自行設計電路，可以對比不同的輸入變量仿真出各種結果。這樣就可以使學生變被動為主動，更好地理解課上所學內容。

4 緊密加強電子線路課程體系之間的內在聯(lián)系

電子線路體系課程包括電路理論、模擬電子技術、數字電子技術、高頻電子線路、電子測量、傳感器、單片機原理等課程。而一個完整的實踐項目內容也涵蓋了電子線路體系課程中大部分所學課程。因此，僅靠單一科目的學習無法滿足項目實踐的需要。而一個綜合項目需要的實作器材、儀表、儀器種類多，涉及各個學科單項實驗室，這給綜合項目設計帶來了困難。而電子線路仿真得益于電子計算機技術的發(fā)展，使學生在非實驗室場地也可完成各種所設計的電子系統(tǒng)。電子線路仿真自帶的實作器材、儀表、儀器種類多，涉及幾乎所有電子線路類課程所需器件，不會出現因器材、儀器、儀表不足而不能實驗的缺憾。電子線路計算機仿真在教學中應用可以大大推動電子線路實踐課程的改革與創(chuàng)新。

5 結 論

本文利用現代教育技術，將電子線路體系課程和計算機工程應用有機地結合起來，深化與完善電子線路教育教學體系。大連海洋大學電子信息工程專業(yè)于20世紀80年代在電子線路教學過程中就已經引入計算機輔助設計電子電路方面的課程與實驗，加強學生利用計算機設計電子線路的能力。目前已經開設電子線路仿真設計、電子線路板制作、電子設計自動化3門課程及其課程設計。圍繞電子線路體系課程，諸如電路理論、模擬電子技術、數字電子技術、高頻電子線路、電子測量等課程設置電子線路綜合設計，使課程之間保持著緊密的銜接與交融，大幅度提高學生綜合利用所學知識的能力，效果良好。

主要參考文獻

[1] 徐輝. 傳統(tǒng)電子學教學和現代EDA技術的整合[J]. 湖北教育學院學報，2006，23（2）：98-101.

[2] 藺智挺. “電子線路計算機輔助設計”教學改革探索[J]. 中國科教創(chuàng)新導刊，2012（12）：157-159.

[3] 方亮，吳文全，宋勝鋒. Multisim電子線路仿真設計軟件的教學應用[J]. 長江大學學報：自然科學版，2004，1（4）：71-73.

篇2

【關鍵詞】集成電路 設計方法 IP技術

基于CMOS工藝發(fā)展背景下，CMOS集成電路得到了廣泛應用，即到目前為止，仍有95%集成電路融入了CMOS工藝技術，但基于64kb動態(tài)存儲器的發(fā)展，集成電路微小化設計逐漸引起了人們關注。因而在此基礎上，為了迎合集成電路時代的發(fā)展，應注重在當前集成電路設計過程中從微電路、芯片等角度入手，對集成電路進行改善與優(yōu)化，且突出小型化設計優(yōu)勢。以下就是對集成電路設計與IP設計技術的詳細闡述，望其能為當前集成電路設計領域的發(fā)展提供參考。

1 當前集成電路設計方法

1.1 全定制設計方法

集成電路，即通過光刻、擴散、氧化等作業(yè)方法，將半導體、電阻、電容、電感等元器件集中于一塊小硅片，置入管殼內，應用于網絡通信、計算機、電子技術等領域中。而在集成電路設計過程中，為了營造良好的電路設計空間，應注重強調對全定制設計方法的應用，即在集成電路實踐設計環(huán)節(jié)開展過程中通過版圖編輯工具，對半導體元器件圖形、尺寸、連線、位置等各個設計環(huán)節(jié)進行把控，最終通過版圖布局、布線等，達到元器件組合、優(yōu)化目的。同時，在元器件電路參數優(yōu)化過程中，為了滿足小型化集成電路應用需求，應遵從“自由格式”版圖設計原則，且以緊湊的設計方法，對每個元器件所連導線進行布局，就此將芯片尺寸控制到最小狀態(tài)下。例如，隨機邏輯網絡在設計過程中，為了提高網絡運行速度，即采取全定制集成電路設計方法，滿足了網絡平臺運行需求。但由于全定制設計方法在實施過程中，設計周期較長，為此，應注重對其的合理化應用。

1.2 半定制設計方法

半定制設計方法在應用過程中需借助原有的單元電路，同時注重在集成電路優(yōu)化過程中，從單元庫內選取適宜的電壓或壓焊塊，以自動化方式對集成電路進行布局、布線，且獲取掩膜版圖。例如，專用集成電路ASIC在設計過程中為了減少成本投入量，即采用了半定制設計方法，同時注重在半定制設計方式應用過程中融入門陣列設計理念，即將若干個器件進行排序，且排列為門陣列形式，繼而通過導線連接形式形成統(tǒng)一的電路單元，并保障各單元間的一致性。而在半定制集成電路設計過程中，亦可采取標準單元設計方式，即要求相關技術人員在集成電路設計過程中應運用版圖編輯工具對集成電路進行操控，同時結合電路單元版圖，連接、布局集成電路運作環(huán)境，達到布通率100%的集成電路設計狀態(tài)。從以上的分析中即可看出，在小型化集成電路設計過程中，強調對半定制設計方法的應用，有助于縮短設計周期，為此，應提高對其的重視程度。

1.3 基于IP的設計方法

基于0.35μmCMOS工藝的推動下，傳統(tǒng)的集成電路設計方式已經無法滿足計算機、網絡通訊等領域集成電路應用需求，因而在此基礎上，為了推動各領域產業(yè)的進一步發(fā)展，應注重融入IP設計方法，即在集成電路設計過程中將“設計復用與軟硬件協(xié)同”作為導向，開發(fā)單一模塊，并集成、復用IP，就此將集成電路工作量控制到原有1/10，而工作效益提升10倍。但基于IP視角下，在集成電路設計過程中，要求相關工作人員應注重通過專業(yè)IP公司、Foundry積累、EDA廠商等路徑獲取IP核，且基于IP核支撐資源獲取的基礎上，完善檢索系統(tǒng)、開發(fā)庫管理系統(tǒng)、IP核庫等，最終對1700多個IP核資源進行系統(tǒng)化整理，并通過VSIA標準評估方式，對IP核集成電路運行環(huán)境的安全性、動態(tài)性進行質量檢測、評估，規(guī)避集成電路故障問題的凸顯，且達到最佳的集成電路設計狀態(tài)。另外，在IP集成電路設計過程中，亦應注重增設HDL代碼等檢測功能，從而滿足集成電路設計要求，達到最佳的設計狀態(tài)，且更好的應用于計算機、網絡通訊等領域中。

2 集成電路設計中IP設計技術分析

基于IP的設計技術，主要分為軟核、硬核、固核三種設計方式，同時在IP系統(tǒng)規(guī)劃過程中，需完善32位處理器，同時融入微處理器、DSP等，繼而應用于Internet、USB接口、微處理器核、UART等運作環(huán)境下。而IP設計技術在應用過程中對測試平臺支撐條件提出了更高的要求，因而在IP設計環(huán)節(jié)開展過程中，應注重選用適宜的接口，寄存I/O，且以獨立性IP模塊設計方式，對芯片布局布線進行操控，簡化集成電路整體設計過程。此外，在IP設計技術應用過程中，必須突出全面性特點，即從特性概述、框圖、工作描述、版圖信息、軟模型/HDL模型等角度入手，推進IP文件化，最終實現對集成電路設計信息的全方位反饋。另外，就當前的現狀來看，IP設計技術涵蓋了ASIC測試、系統(tǒng)仿真、ASIC模擬、IP繼承等設計環(huán)節(jié)，且制定了IP戰(zhàn)略，因而有助于減少IP集成電路開發(fā)風險，為此，在當前集成電路設計工作開展過程中應融入IP設計技術，并建構AMBA總線等，打造良好的集成電路運行環(huán)境，強化整體電路集成度，達到最佳的電路布局、規(guī)劃狀態(tài)。

3 結論

綜上可知，集成電路被廣泛應用于計算機等產業(yè)發(fā)展領域，推進了社會的進步。為此，為了降低集成電路設計風險，減少開發(fā)經費，縮短開發(fā)時間，要求相關技術人員在集成電路設計工作開展過程中應注重強調對基于IP的設計方法、半定制設計方法、全定制設計方法等的應用，同時注重引入IP設計技術理念，完善ASIC模擬、系統(tǒng)測試等集成電路設計功能，最終就此規(guī)避電路開發(fā)中故障問題的凸顯，達到最佳的集成電路開發(fā)、設計狀態(tài)。

參考文獻

[1]肖春花.集成電路設計方法及IP重用設計技術研究[J].電子技術與軟件工程，2014，12（06）：190-191.

[2]李群，樊麗春.基于IP技術的模擬集成電路設計研究[J].科技創(chuàng)新導報，2013，12（08）：56-57.

[3]中國半導體行業(yè)協(xié)會關于舉辦“中國集成電路設計業(yè)2014年會暨中國內地與香港集成電路產業(yè)協(xié)作發(fā)展高峰論壇”的通知[J].中國集成電路，2014，20（10）：90-92.

篇3

在非微電子專業(yè)如計算機、通信、信號處理、自動化、機械等專業(yè)開設集成電路設計技術相關課程，一方面，這些專業(yè)的學生有電子電路基礎知識，又有自己本專業(yè)的知識，可以從本專業(yè)的系統(tǒng)角度來理解和設計集成電路芯片，非常適合進行各種應用的集成電路芯片設計階段的工作，這些專業(yè)也是目前芯片設計需求最旺盛的領域；另一方面，對于這些專業(yè)學生的應用特點，不宜也不可能開設微電子專業(yè)的所有課程，也不宜將集成電路設計階段的許多技術（如低功耗設計、可測性設計等）開設為單獨課程，而是要將相應課程整合，開設一到二門集成電路設計的綜合課程，使學生既能夠掌握集成電路設計基本技術流程，也能夠了解集成電路設計方面更深層的技術和發(fā)展趨勢。因此，在課程的具體設置上，應該把握以下原則。理論講授與實踐操作并重集成電路設計技術是一門實踐性非常強的課程。隨著電子信息技術的飛速發(fā)展，采用EDA工具進行電路輔助設計，已經成為集成電路芯片主流的設計方法。因此，在理解電路和芯片設計的基本原理和流程的基礎上，了解和掌握相關設計工具，是掌握集成電路設計技術的重要環(huán)節(jié)。技能培訓與前瞻理論皆有在課程的內容設置中，既要有使學生掌握集成電路芯片設計能力和技術的講授和實踐，又有對集成電路芯片設計新技術和更高層技術的介紹。這樣通過本門課程的學習，一方面，學員掌握了一項實實在在有用的技術；另一方面，學員了解了該項技術的更深和更新的知識，有利于在碩、博士階段或者在工作崗位上，對集成電路芯片設計技術的繼續(xù)研究和學習?；A理論和技術流程隔離由于是針對非微電子專業(yè)開設的課程，因此在課程講授中不涉及電路設計的一些原理性知識，如半導體物理及器件、集成電路的工藝原理等，而是將主要精力放在集成電路芯片的設計與實現技術上，這樣非微電子專業(yè)的學生能夠很容易入門，提高其學習興趣和熱情。

2非微電子專業(yè)集成電路設計課程實踐

根據以上原則，信息工程大學根據具體實際，在計算機、通信、信號處理、密碼等相關專業(yè)開設集成電路芯片設計技術課程，根據近兩年的教學情況來看，取得良好的效果。該課程的主要特點如下。優(yōu)化的理論授課內容1）集成電路芯片設計概論：介紹IC設計的基本概念、IC設計的關鍵技術、IC技術的發(fā)展和趨勢等內容。使學員對IC設計技術有一個大概而全面的了解，了解IC設計技術的發(fā)展歷程及基本情況，理解IC設計技術的基本概念；了解IC設計發(fā)展趨勢和新技術，包括軟硬件協(xié)同設計技術、IC低功耗設計技術、IC可重用設計技術等。2）IC產業(yè)鏈及設計流程：介紹集成電路產業(yè)的歷史變革、目前形成的“四業(yè)分工”，以及數字IC設計流程等內容。使學員了解集成電路產業(yè)的變革和分工，了解設計、制造、封裝、測試等環(huán)節(jié)的一些基本情況，了解數字IC的整個設計流程，包括代碼編寫與仿真、邏輯綜合與布局布線、時序驗證與物理驗證及芯片面積優(yōu)化、時鐘樹綜合、掃描鏈插入等內容。3）RTL硬件描述語言基礎：主要講授Verilog硬件描述語言的基本語法、描述方式、設計方法等內容。使學員能夠初步掌握使用硬件描述語言進行數字邏輯電路設計的基本語法，了解大型電路芯片的基本設計規(guī)則和設計方法，并通過設計實踐學習和鞏固硬件電路代碼編寫和調試能力。4）系統(tǒng)集成設計基礎：主要講授更高層次的集成電路芯片如片上系統(tǒng)（SoC）、片上網絡（NoC）的基本概念和集成設計方法。使學員初步了解大規(guī)模系統(tǒng)級芯片架構設計的基礎方法及主要片內嵌入式處理器核。

豐富的實踐操作內容1）Verilog代碼設計實踐：學習通過課下編碼、上機調試等方式，初步掌握使用Verilog硬件描述語言進行基本數字邏輯電路設計的能力，并通過給定的IP核或代碼模塊的集成，掌握大型芯片電路的集成設計能力。2）IC前端設計基礎實踐：依托Synopsys公司數字集成電路前端設計平臺DesignCompiler，使學員通過上機演練，初步掌握使用DesignCompiler進行集成電路前端設計的流程和方法，主要包括RTL綜合、時序約束、時序優(yōu)化、可測性設計等內容。3）IC后端設計基礎實踐：依托Synopsys公司數字集成電路后端設計平臺ICCompiler，使學員通過上機演練，初步掌握使用ICCompiler進行集成電路后端設計的流程和方法，主要包括后端設計準備、版圖規(guī)劃與電源規(guī)劃、物理綜合與全局優(yōu)化、時鐘樹綜合、布線操作、物理驗證與最終優(yōu)化等內容。靈活的考核評價機制1）IC設計基本知識筆試：通過閉卷考試的方式，考查學員隊IC設計的一些基本知識，如基本概念、基本設計流程、簡單的代碼編寫等。2）IC設計上機實踐操作：通過上機操作的形式，給定一個具體并相對簡單的芯片設計代碼，要求學員使用Synopsys公司數字集成電路設計前后端平臺，完成整個芯片的前后端設計和驗證流程。3）IC設計相關領域報告：通過撰寫報告的形式，要求學員查閱IC設計領域的相關技術文獻，包括該領域的前沿研究技術、設計流程中相關技術點的深入研究、集成電路設計領域的發(fā)展歷程和趨勢等，撰寫相應的專題報告。

3結語

篇4

關鍵詞:專用集成電路設計;創(chuàng)新;教學;探討

中圖分類號:G424文獻標識碼:A文章編號:1009-3044(2010)04-0920-02

Discussing about How to Teach the "Design of Application-Specific Integrated Circuit" Course

WU Yu-hua

(Beijing Electronic Science and Technology Institute, Beijing 100070, China)

Abstract: "Design of Application-Specific Integrated Circuit" is an important specialty course. In this paper, we will discuss the teaching technique about this course of non-micro-electronics specialty. Combining the teaching practice, several teaching experiences about "Design of Application-Specific Integrated Circuit" course are summarized.

Key words: design of application-specific integrated circuit; innovate; teaching; discuss

《專用集成電路設計》是電氣信息類專業(yè)開設的一門比較重要的專業(yè)課。為了培養(yǎng)寬口徑、基礎扎實的集成電路設計人才,滿足IC行業(yè)對人才的大量需求,無論是在微電子專業(yè),還是在相關的其他電氣信息類專業(yè),不少重點高等院校都已經開設了本門課程。在學生已經掌握了模擬電子技術、數字電子技術和一定的晶體管原理知識的基礎上,通過學習《專用集成電路設計》課,進行ASIC設計理論的學習和實踐的強化,進一步掌握集成電路和電路系統(tǒng)的設計知識,提高集成電路設計能力,增長集成電路設計經驗;通過理論教學和實踐教學,來加強電氣信息類專業(yè)學生的電路設計基礎、版圖設計基礎以及集成電路設計各環(huán)節(jié)的驗證知識等,培養(yǎng)學生在集成電路設計方面的研究興趣,為后續(xù)課程的學習和進一步的深造打好基礎。

由于專業(yè)建設和人才培養(yǎng)的需要,北京電子科技學院同樣開設了《專用集成電路設計》的專業(yè)選修課,授課對象是電子信息工程專業(yè)的本科生,由于非微電子的專業(yè)背景原因,他們并不具備足夠的半導體物理、晶體管原理等知識,因此在本課程的教學過程中,必然要針對具體對象,調整教學內容,創(chuàng)新教學思路,加強教學研究,找到一種適合于非微電子專業(yè)本科生的教學思想和教學方法。通過教學實踐,學生對于課程組在這一課程中的創(chuàng)新、探索和具體的教學方法比較認可。這里把我們在《專用集成電路設計》課教學實踐中的初步探索做一些總結,希望與大家分享。

1 結合實際合理設置授課內容,以學生能夠接受為目標

電子信息工程專業(yè)的學生在學習《專用集成電路設計》課程之前,已經系統(tǒng)地學習了《電路分析》、《模擬電子技術》、《數字電子技術》、《EDA技術》等有關電子技術和電路系統(tǒng)的課程,對于電路系統(tǒng)的設計已經有了一定的理解,并進行過比較系統(tǒng)的動手實踐訓練,為進一步學習《專用集成電路設計》課程打下了比較堅實的知識基礎和實踐基礎。但是由于專業(yè)背景的原因,該專業(yè)不太可能只是為了《專用集成電路設計》課而專門開設《半導體物理》、《晶體管原理》等這些在微電子專業(yè)才有的課程,因此,與微電子專業(yè)相比,電子信息工程專業(yè)的本科生欠缺有關晶體管原理和半導體工藝等方面的必要知識。在設置授課內容時,必然要考慮到這一點,總的原則應當是以學生能夠接受、但又不應該過于輕松接受為目標,而且要盡量避免與《EDA技術》等課程的知識重復。

根據我們的課程內容設置原則,將《專用集成電路設計》課的講授內容分為以下幾章:第一章:ASIC設計概述;第二章:CMOS邏輯;第三章:ASIC庫設計;第四章:ASIC的前端設計;第五章:ASIC的后端設計;第六章:可測性設計技術;第七章:SOC設計技術簡介。在各章的講授中,占用課時較多的分別是第二章、第三章和第五章。在講授時強調培養(yǎng)學生的系統(tǒng)設計能力,使學生對專用集成電路的設計、制造、測試等一整套流程有一般性、整體性的了解,建立專用集成電路的基本概念和方法,了解IC領域的最新發(fā)展趨勢,激發(fā)學生潛在的對集成電路前、后端設計的興趣。為了配合理論教學,提升教學效果,還設置了合適的實驗教學內容。

2 注重實驗教學效果,以培養(yǎng)動手實踐能力為目標

集成電路設計類課程除了理論教學以外,實驗教學尤為重要,因為這類課程對學生的訓練重點正是在于動手實驗,提前接觸到未來在進一步的研究和工作中可能會應用到的一些軟件工具、設計流程以及設計技巧等,這樣才能促進學生理論與實踐相結合,真正幫助學生掌握ASIC設計技術。因此本課程要更加注重實驗教學效果,著力培養(yǎng)學生的動手實踐能力,進而使學生能夠更加準確、具體和形象地掌握在課堂上學到的理論知識。根據這一原則,經過試用修訂,我們專門編印了《專用集成電路設計實驗指導書》,根據大綱的變化,使用工具版本的提高,目前已經編印了2007版和2009版的實驗指導書,共設計了五個實驗,具體是:實驗一:IC設計工具的使用;實驗二:單元電路的前端設計;實驗三:標準單元的版圖繪制與驗證;實驗四:四位加法器和減法器ASIC的設計;實驗五:計數器ASIC的設計。每個實驗3學時,其中實驗二、實驗四和實驗五為綜合性、設計性實驗。

選用一種合適的集成電路設計工具是順利進行實踐教學的關鍵。我們選用了美國Tanner Research公司開發(fā)的一種優(yōu)秀集成電路設計工具――Tanner Tools Pro,它雖然在功能上不如Cadence、Synopsys等大型工具強大,但它的最大優(yōu)點是成本低,可以在PC機上使用,而且圖形處理速度快,編輯功能強,便于學習,使用方便,特別適用于高校進行相關的教學和科研工作。Tanner Pro工具在美國和臺灣的很多大學中早已被廣泛應用,臺灣不少IC設計企業(yè)也在使用Tanner Pro工具。該工具較新版本為Tanner Tools Pro 13.0,主要包含了S-EDIT(原理圖編輯)、L-EDIT(版圖編輯)、T-SPICE(電路仿真)、W-EDIT(波形觀察)和LVS(版圖與原理圖比對)等幾個功能不同的子工具,滿足了集成電路設計從前端到后端、設計驗證的一系列過程的需要,完全可以適用于《專用集成電路設計》課程的實踐教學。通過我們在課程實驗、畢業(yè)設計等實踐教學環(huán)節(jié)的使用,發(fā)現學生對這個工具上手快、掌握熟,對于以后使用其他的IC設計工具也有一定的幫助,而且培養(yǎng)了他們將來涉足IC設計領域的興趣和信心。圖1是學生在實踐教學中得到的一個版圖設計結果。

3 適當講授最新技術進展,以讓學生跟上行業(yè)發(fā)展腳步為目標

我們都知道,集成電路設計技術、制造工藝等的發(fā)展速度飛快,遵循著集成電路最小特征尺寸以每三年減小70%的速度下降、集成度每年翻一番和價格每兩年下降一半的著名的摩爾定律,集成電路的設計和制造技術發(fā)展日新月異。因此,在《專用集成電路設計》的教學過程中,必須要根據教學大綱的要求,在系統(tǒng)講授已經設置好的教學內容的前提下,結合具體授課內容,適當講授最新技術進展,以期讓學生跟上集成電路設計行業(yè)發(fā)展的腳步,并不斷將這些新技術、新進展、新方法、新工具、新工藝融入到授課內容中,做到授課內容常講常新。其實這除了讓學生可以接受到最新的知識和了解到該領域最新進展之外,同時也是一個教學相長的過程,對于教師的教學和相關科研也是一種無形的促進,可以督促教師不斷地跟蹤與IC設計、制造相關的最新研究成果,并進行精心的組織,將這些成果有機融入到課程教學中,做到授課內容的不斷更新,而且這樣也才能夠避免一份講稿多年重復使用,保證教師在教學中的激情,增強教學效果。

在這里僅僅舉一個具體例子。在一次講授到集成電路工藝的內容時,作者為同學們講授了不斷發(fā)展的集成電路工藝水平,以及所遇到的工藝發(fā)展瓶頸對于摩爾定律的挑戰(zhàn),還具體講到了Intel公司新推出的0.45nm工藝的CPU,它采用了大大不同于以往的工藝方法,這次工藝變革可以稱得上是“拯救摩爾定律”的一大技術進展。本次課后,不少同學紛紛通過互聯(lián)網等來查閱這一最新工藝的具體情形,表現出了濃厚的學習興趣。

4 創(chuàng)新課程考查方式,以激發(fā)學生進一步的研究興趣為目標

一門課程的考查方式如何,對于這門課程能不能按照教師的預想,達到既定的最終教學目的,有著比較重要的作用。傳統(tǒng)的一張試卷去“考”出學生學習效果的方式雖然比較簡單省事,但卻過于單調,雖然從某種程度上能夠考查出學生對這門課程知識的掌握程度,但是對于激發(fā)學生在學完這門課程之后,對本學科、本領域進行進一步研究的興趣卻作用不大。由于自從接受學校教育以來經歷了無數次的考試,不少學生厭煩考試的情緒比較嚴重,恨不得考完后把教材、作業(yè)、筆記等都馬上丟棄,這是現實存在的、我們必須得承認的事實。從某種意義上說,通過考試來考查學生的學習,有時對最終教學目標的實現會起到一定的反作用。而且單純考試的方式也很難發(fā)現學生對于這門課、這個領域、這個行業(yè)的獨特想法和創(chuàng)新思路。

作者在《專用集成電路設計》教學過程中,結合課程的專業(yè)特點,積極探索并實踐了采用提交論文和現場答辯相結合的課程考查方式,即在課程講授到二分之一左右時,布置給學生論文題目,對于論文的范圍、參考文獻的篇數、論文的格式和字數等做出明確而具體的規(guī)范,要求學生在最后一次課之前提交自己的論文,做好答辯ppt,并利用專門的時間集中進行答辯,每位學生對自己準備的論文,進行5分鐘左右的講解,并接受教師和其他學生的提問。通過創(chuàng)新課程考查方式,提交論文和現場答辯相結合,讓學生在準備論文和答辯材料的過程中對專用集成電路設計的有關內容和工藝、方法等有了更加深刻的理解,并有了一個系統(tǒng)的知識梳理過程,現場答辯的方式也更能夠展現學生對于集成電路設計的一些獨特的思路和創(chuàng)新性的理解,學生在經歷這一過程時,也促使自己積極思考,主動研究,努力去探索和集成電路、微電子學有關的一些研究方法和最新進展,激發(fā)自己在完成本門課程的學習后、甚至是大學畢業(yè)后進行進一步研究的興趣和信心;另外還在這個過程中提升了學生的論文寫作能力、科學研究能力。

5 結束語

《專用集成電路設計》課(或者其他名稱的類似課程)在不少設有微電子學專業(yè)的重點大學中開設較為普遍,但在沒有微電子學專業(yè)的高校特別是非重點高校中開設并不多,對于該課程教學實踐中的一些具體的方法研究和探討需要更加深入。作者在教學實踐中,緊密圍繞本校、本專業(yè)的培養(yǎng)目標,以授課對象為主體,遵循課程的教學規(guī)律和科學研究規(guī)律,選擇合適的授課內容和教學方法,并且不斷地對此進行探索和研究,收到了初步的教學效果。當然,教學創(chuàng)新永無止境,教學方法的研究和探討不能止步,作為一名年輕教師,在今后的教學實踐中,作者將在加強學習以及與同行交流的前提下,進一步拓寬和創(chuàng)新教學思路,探索和完善教學模式,研究和更新教學內容,學習和探討教學技巧,敢于創(chuàng)新,善于創(chuàng)新,真正做到教好書,育好人。

參考文獻:

[1] Michael John Sebastian Smith.專用集成電路[M].虞惠華,等,譯.北京:電子工業(yè)出版社,2004.

[2] 路而紅.專用集成電路設計與電子設計自動化[M].北京:清華大學出版社,2004.

[3] 廖裕評,陸瑞強.集成電路設計與布局實戰(zhàn)指導[M].北京:科學出版社,2004.

篇5

【關鍵詞】EDA技術;QuartusⅡ;電子設計;VHDL

1.引言

集成電路設計不斷向超大規(guī)模、低功率、超高速方向發(fā)展，其核心技術是基于EDA技術的現代電子設計技術。EDA（Electronic Design Automation，電子設計自動化）技術，以集成電路設計為目標，以可編程邏輯器件（如CPLD、FPGA）為載體，以硬件描述語言（VHDL、VerilogHDL）為設計語言，以EDA軟件工具為開發(fā)環(huán)境，利用強大計算機技術來輔助人們自動完成邏輯化和仿真測試，直到既定的電子產品的設計完成。其融合了，大規(guī)模集成電路制造技術、計算機技術、智能化技術，可以進行電子電路設計、仿真，PCB設計，CPLD/FPGA設計等。簡言之，EDA技術可概括為在開發(fā)軟件（本文用QuartusⅡ）環(huán)境里，用硬件描述語言對電路進行描述，然后經過編譯、仿真、修改環(huán)節(jié)后，最終下載到設計載體（CPLD、FPGA）中，從而完成電路設計的新技術。

以EDA技術為核心的現代電子設計方法和傳統(tǒng)的電子設計方法相比有很大的優(yōu)點，兩種設計方法的流程如下圖：

圖1 傳統(tǒng)電子設計流程圖

圖2 基于EDA的現代電子設計流程圖

比較兩種設計方法，基于EDA技術的現在電子設計方法采用自上而下的設計方法，系統(tǒng)設計的早期便可進行逐層仿真和修改，借助計算機平臺，降低了電路設計和測試的難度，極大程度地縮短了電子產品的設計周期、節(jié)約了電子產品的設計成本。DEA技術極大的促進了現代電子技術的發(fā)展，已成為現代電子技術的核心。

2.QuartusⅡ軟件開發(fā)環(huán)境介紹

QuartusⅡ軟件是Alter公司開發(fā)的綜合性EDA工具軟件，提供了強大的電子設計功能，充分發(fā)揮了FPGA、CPLD和結構化ASIC的效率和性能，包含自有的綜合器及仿真器，支持原理圖、VHDL、VerilogHDL等多種設計輸入，把設計、布局布線和驗證功能以及第三方EDA工具無縫的集成在一起。QuartusⅡ與Alter公司的上一代設計工具MAX+plusⅡ具有一定的相似性，和繼承性。使熟悉MAX+plusⅡ開發(fā)環(huán)境的設計人員可以快速熟練應用。相比之下，QuartusⅡ軟件功能更為強大、設計電路更為便捷，支持的器件更多。增強了自動化程度，縮短了編譯時間，提升了調試效率。從而縮短了電子產品的設計周期。利用QuartusⅡ軟件進行電子電路設計流程如圖3所示。

圖3 QuartusⅡ設計流程圖

3.在QuartusⅡ環(huán)境下的EDA方法設計實例

下面本文在QuartusⅡ環(huán)境下，以下降沿D觸發(fā)器的設計為例來說明基于EDA技術的現代電子設計方法（本文以QuartusⅡ9.0為例）。

3.1 在計算機上安裝QuartusⅡ9.0版本軟件

QuartusⅡ9.0對計算機硬件配置要求不高，現階段的主流配置完全可以滿足其要求。QuartusⅡ9.0安裝過程很簡單，按照提示操作即可。

3.2 D觸發(fā)器功能分析

從D觸發(fā)器真值表可以看出，當時鐘信號clk不論是高電平還是低電平，其輸出q的狀態(tài)都保持不變，當時鐘信號clk由高電平變?yōu)榈碗娖綍r，輸出信號q和輸入信號d的狀態(tài)相同。

表1 D觸發(fā)器真值表

輸入d 時鐘clk 輸出q

× 0 不變

× 1 不變

0 下降沿 0

1 下降沿 1

3.3 D觸發(fā)器的VHDL描述設計

下面給出D觸發(fā)器的VHDL描述：

library ieee;

use ieee.std_logic_1164.all;

entity dff1 is

port（d，clk：in std_logic;

q：out std_logic）;

end dff1;

architecture bhv of dff1 is

begin

process（clk）

begin

if clk='1' then

q<=d;

end if;

end process;

end bhv;

上面程序在QuartusⅡ9.0環(huán)境下，經保存后進行編譯，然后可進行波形仿真。

3.4 設計仿真

VHDL描述程序編譯后，建立矢量波形文件，之后可以進行波形仿真，得到如下波形仿真圖（如圖4所示）：

圖4 D觸發(fā)器仿真波形圖

此仿真波形符合D觸發(fā)器真值表，說明電路設計正確。如果波形仿真不符合真值表，說明電路設計有問題，此時可以回到3.3步驟修改VHDL描述程序，直至仿真結果正確為止。

波形仿真正確后，可得出相應的邏輯電路圖，D觸發(fā)器電路圖（如圖5所示）如下：

圖5 D觸發(fā)器邏輯電路圖

3.5 配置下載測試

整個電路設計、編譯仿真無誤后，按照FPGA開發(fā)板說明書進行引腳鎖定，重新進行編譯后，然后通過下載電纜線，將產生的sof文件下載至FPGA中，對電路進行測試、驗證，完成電路的最終設計。

4.結束語

本文以QuartusⅡ開發(fā)環(huán)境下的實際電路設計為例，介紹了基于EDA技術的現代電子設計方法。通過設計過程可知，DEA技術在現代電子電路設計中的重要性。在電子技術飛速發(fā)展的信息時代，EDA技術也在不斷發(fā)展。電子產品設計者有必要熟練掌握硬件描述語言、可編程邏輯器件以及各種主流軟件開發(fā)環(huán)境，這樣才可以在最短的時間內完成高質量的電子產品設計任務。

參考文獻

[1]閻石.數字電子技術基礎[M].北京：高等教育出版社（第五版），2006.

[2]劉江海.EDA技術[M].武漢：華中科技大學出版社，2009.

篇6

【關鍵詞】集成電路 理論教學 改革探索

【基金項目】湖南省自然科學基金項目（14JJ6040）;湖南工程學院博士啟動基金。

【中圖分類號】G642.3 【文獻標識碼】A 【文章編號】2095-3089（2015）08-0255-01

隨著科學技術的不斷進步，電子產品向著智能化、小型化和低功耗發(fā)展。集成電路技術的不斷進步，推動著計算機等電子產品的不斷更新?lián)Q代，同時也推動著整個信息產業(yè)的發(fā)展[1]。因此，對集成電路相關人才的需求也日益增加。目前國內不僅僅985、211等重點院校開設了集成電路相關課程，一些普通本科院校也開設了相關課程。課程的教學內容由單純的器件物理轉變?yōu)榘M集成電路、數字集成電路、集成電路工藝、集成電路封裝與測試等[2]。隨著本科畢業(yè)生就業(yè)壓力的不斷增加，培養(yǎng)應用型、創(chuàng)新型以及可發(fā)展型的本科人才顯得日益重要。然而，從目前我國各普通院校對集成電路的課程設置來看，存在著重傳統(tǒng)輕前沿、不因校施教、不因材施教等問題，進而導致學生對集成電路敬而遠之，退避三舍，學習積極性不高，繼而導致學生的可發(fā)展性不好，不能適應企業(yè)的要求。

本文結合湖南工程學院電氣信息學院電子科學與技術專業(yè)的實際，詳細闡述了本校當前“集成電路原理與應用”課程理論教學中存在的問題，介紹了該課程的教學改革措施，旨在提高本校及各兄弟院校電子科學與技術專業(yè)學生的專業(yè)興趣，培養(yǎng)學生的創(chuàng)新意識。

1.“集成電路原理與應用”課程理論教學存在的主要問題

1.1理論性強，課時較少

對于集成電路來說，在講解之前，學生應該已經學習了以下課程，如：“固體物理”、“半導體物理”、“晶體管原理”等。但是，由于這些課程的理論性較強，公式較多，要求學生的數學功底要好。這對于數學不是很好的學生來說，就直接導致了其學習興趣降低。由于目前嵌入式就業(yè)前景比較好，在我們學校，電子科學與技術專業(yè)的學生更喜歡嵌入式方面的相關課程。而集成電路相關企業(yè)更喜歡研究生或者實驗條件更好的985、211高校的畢業(yè)生，使得我校集成電路方向的本科畢業(yè)生找到相關的較好工作比較困難。因此，目前我校電子科學與技術專業(yè)的發(fā)展方向定位為嵌入式，這就導致一些跟集成電路相關的課程，如“微電子工藝”、“晶體管原理”、“半導體物理”等課程都取消掉了，而僅僅保留了“模擬電子技術”和“數字電子技術”這兩門基礎課程。這對于集成電路課程的講授更增加了難度?！凹呻娐吩砼c應用”課程只有56課時，理論課46課時，實驗課10課時。只講授教材上的內容，沒有基礎知識的積累，就像空中架房，沒有根基。在教材的基礎上額外再講授基礎知識的話，課時又遠遠不夠。這就導致老師講不透，學生聽不懂，效果很不好。

1.2重傳統(tǒng)知識，輕科技前沿

利用經典案例來進行課程教學是夯實集成電路基礎的有效手段。但是對于集成電路來說，由于其更新?lián)Q代的速度非?？?，故在進行教學時，除了采用經典案例來夯實基礎外，還需緊扣產業(yè)的發(fā)展前沿。只有這樣才能保證人才培養(yǎng)不過時，學校培養(yǎng)的學生與社會需求不脫節(jié)。但目前在授課內容上還只是注重傳統(tǒng)知識的講授，對于集成電路的發(fā)展動態(tài)和科技前沿則很少涉及。

1.3不因校施教，因材施教

教材作為教師教和學生學的主要憑借，是教師搞好教書育人的具體依據，是學生獲得知識的重要工具。然而，我校目前“集成電路原理與應用”課程采用的教材還沒有選定。如：2012年采用葉以正、來逢昌編寫，清華大學出版社出版的《集成電路設計》;2013年采用畢查德?拉扎維編寫，西安交通大學出版社出版的《模擬CMOS集成電路設計》;2014年采用余寧梅、楊媛、潘銀松編著，科學出版社出版的《半導體集成電路》。教材一直不固定的原因是還沒有找到適合我校電子科學與技術專業(yè)學生實際情況的教材，這就導致教師不能因校施教、因材施教。

2.“集成電路原理與應用”課程理論教學改革

2.1選優(yōu)選新課程內容，夯實基礎

由于我校電子科學與技術專業(yè)的學生，沒有開設“半導體物理”、“晶體管原理”、“微電子工藝”等相關基礎課程，因此理想的、適用于我校學生實際的教材應該包括半導體器件原理、模擬集成電路設計、雙極型數字集成電路設計、CMOS數字集成電路設計、集成電路的設計方法、集成電路的制作工藝、集成電路的版圖設計等內容，如表1所示。因此，在教學實踐中，本著“基礎、夠用”的原則，采取選優(yōu)選新的思路，盡量選擇適合我校專業(yè)實際的教材。目前，使用筆者編寫的適合于我校學生實際的理論教學講義，理順了理論教學，實現了因校施教，因材施教。

表1 “集成電路原理與應用”課程教學內容

2.2提取科技前沿作為教學內容，激發(fā)專業(yè)興趣

為了提高學生的專業(yè)興趣，讓他們了解“集成電路原理與應用”課程的價值所在，在授課的過程中穿插介紹集成電路設計的前沿動態(tài)。如：從IEEE國際固體電路會議的論文集中提取模塊、電路、仿真、工藝等最新的內容，并將這些內容按照門類進行分類和總結，穿插至傳統(tǒng)的理論知識講授中，讓學生及時了解當前集成電路設計的核心問題。這樣不但可以激發(fā)學生的好奇心和學習興趣，還可以提高學生的創(chuàng)新能力。

2.3開展雙語教學互動，提高綜合能力

目前，我國的集成電路產業(yè)相對于國外來說，還存在著相當的差距。要開展雙語教學的原因有三：一是集成電路課程的一些基本專業(yè)術語都是由英文翻譯過來的;二是集成電路的研究前沿都是以英文發(fā)表在期刊上的;三是世界上主流的EDA軟件供應商都集中在歐美國家，軟件的操作語言與使用說明書都是英文的。因此，集成電路課程對學生的英語能力要求很高，在課堂上適當開展雙語教學互動，無論是對于學生繼續(xù)深造，還是就業(yè)都是非常必要的。

3.結語

集成電路自二十世紀五十年代被提出以來，經歷了小規(guī)模、中規(guī)模、大規(guī)模、超大規(guī)模、甚大規(guī)模，目前已經進入到了片上系統(tǒng)階段。雖然集成電路的發(fā)展日新月異，但目前集成電路相關人才的學校培養(yǎng)與社會需求存在很大的差距。因此，對集成電路相關課程的教學改革刻不容緩?；诖?，本文從“集成電路原理與應用”課程理論教學出發(fā)，詳細闡述了“集成電路原理與應用”課程教學所存在的主要問題，并有針對性的提出了該課程教學內容和教學方法的改革措施，這對培養(yǎng)應用型、創(chuàng)新型的集成電路相關專業(yè)的本科畢業(yè)生具有積極的指導意義。

參考文獻：

篇7

關鍵詞 電子科學與技術專業(yè)；實習基地；定向培養(yǎng)

中圖分類號：G642.0 文獻標識碼：B

文章編號：1671-489X（2014）02-0102-02

Exploration of School Enterprise Cooperation Mode of Electronic Science and Technology Specialty//Shi Jianxing， Xu Yanbin

Abstract Starting from the characteristics of Electronic Science and technology specialty， the training mode of school enterprise cooperation as a breakthrough point， to improve the students’ practical ability and training directly working talents as the goal， two aspects were summarized from the practice base construction and targeted training， explore the new road of school enterprise cooperation.

Key words electronic science and technology specialty； practice base； targeted training

2000年6月，國務院印發(fā)《鼓勵軟件產業(yè)和集成電路產業(yè)發(fā)展的若干政策》（國發(fā)2000〔18號〕），明確提出軟件產業(yè)和集成電路產業(yè)是國家戰(zhàn)略性新興產業(yè)，是國民經濟和社會信息化的重要基礎[1]。大力發(fā)展我國集成電路產業(yè)和軟件產業(yè)，是克服我國集成電路人才短缺，抓緊培養(yǎng)集成電路專業(yè)人才方面的重大舉措。隨著集成電路產業(yè)的飛速發(fā)展，國家和企業(yè)對集成電路各類人才的需求越來越多，對人才的要求也越來越高，這些都對電子科學與技術專業(yè)的本科教學提出了新的挑戰(zhàn)。高等學校在人才培養(yǎng)的模式上必須進行有效的改革，校企合作體制的實施和更深層次的建設是高校人才培養(yǎng)模式改革的重要方面之一。通過校企合作體制的開展和教學質量的不斷提高，使畢業(yè)生在準備就業(yè)的時候不僅具有深厚的理論功底，而且能夠學習和掌握相關的設計軟件，具有相關工作經驗和解決實際問題的能力，了解行業(yè)背景和企業(yè)需求，為培養(yǎng)直接上崗型人才打下了良好的基礎。

1 學校目前存在的問題

電子科學與技術專業(yè)是為國家和社會培養(yǎng)集成電路產業(yè)人才的重要專業(yè)分類。河北大學電子科學與技術專業(yè)的學生主要學習集成電路工藝和集成電路設計兩大類課程，其中集成電路設計又包括電路設計和版圖設計。通過兩年的專業(yè)基礎課和專業(yè)課的講授，學生可以了解和掌握集成電路制造過程中的各種工藝加工工序（如硅片的清洗、氧化、光刻和擴散等）、集成電路中常用的設計方法（如全定制、半定制、CPLD和FPGA等）和集成電路基本單元的版圖結構（如電阻、電容、BJT管和MOS管等）。雖然在理論授課的基礎上也開設了相應的實驗課程，但是實驗軟件落后，以及與社會生產實際相脫節(jié)的狀態(tài)十分嚴重。這里以集成電路版圖實驗為例來加以說明。

在集成電路版圖實驗教學過程中，由于經費的限制，只能通過免費或者低級的版圖繪制軟件來完成實驗教學工作。由于使用軟件功能上的落后，沒有辦法讓學生更好地了解如何對版圖進行設計規(guī)則檢查和電學規(guī)則檢查，不能清楚地知道設計規(guī)程檢查文件，不明白版圖后仿真和電路圖與版圖的比較過程中需要注意哪些事項，不知道實際生產中相關元件的版圖繪制方法，只能簡單地繪制出某個元器件的版圖，造成學生只是學習到了版圖設計中的一點兒皮毛，相關知識匱乏，不能很好地滿足企業(yè)的需求。

2 校企合作方案探索

實習基地的建立 2003年7月，教育部下發(fā)《教育部、科技部關于批準有關高等學校建設國家集成電路人才培養(yǎng)基地的通知》，通知中要求高校要大力推進“國家集成電路人才培養(yǎng)基地”的教學改革[1]。為了培養(yǎng)應用型的集成電路設計人才，了解企業(yè)需求，河北大學跟北京芯愿景軟件有限公司保定分公司簽訂了校企合作協(xié)議。這既能讓學生接觸到先進的設計軟件，增長自身技能，又能為企業(yè)培養(yǎng)所需的人才。

在簽訂了校企合作協(xié)議之后，雙方又制定了詳細的實習基地實施方案，主要從以下幾個方面入手。

首先，暑期畢業(yè)實習。學校的畢業(yè)生需要在大三之后大四之前的暑期進入實習單位完成畢業(yè)實習的工作。實習基地建立之后，企業(yè)可以接納電子科學與技術專業(yè)的學生進入單位實習并對學生提供培訓。學生要嚴格按照企業(yè)的上下班制度等要求自己。在為期一個月的實習過程中，學生開闊了眼界，增長了見識，掌握了實際生產中相關元件的版圖實現方法，明白了集成電路產業(yè)中各個環(huán)節(jié)的作用和實現方法，為就業(yè)奠定了良好的基礎。

其次，雙向選擇，深入了解。在暑假畢業(yè)實習完成之后，企業(yè)對實習的學生進行了綜合評定，學生也對企業(yè)和集成電路產業(yè)有了進一步的認識。通過雙向選擇的方式，學生可以在大四下學期畢業(yè)設計階段進入實習基地進行更深層次的學習。畢業(yè)設計實行雙導師制，由學校的指導教師和企業(yè)的指導教師共同指導學生完成畢業(yè)設計和畢業(yè)論文，保障學生能夠順利畢業(yè)。這既能增加學生的工作經驗，又能為企業(yè)本身培養(yǎng)所需的人才。

最后，除本科生的實習以外，還對集成電路工程的碩士生制定了實習計劃，并聘請了北京芯愿景軟件有限公司的兩名高級工程師擔任學校的兼職碩士生導師，對集成電路工程專業(yè)的碩士生進行聯(lián)合培養(yǎng)。企業(yè)根據不同層次的學生提供不同的培訓方案，以滿足各自的需要。

定向培養(yǎng)方案 校企合作的目的不僅僅是為了提高學生的能力，為就業(yè)打好基礎，也是為了為合作企業(yè)培養(yǎng)合格的人才，實現雙贏。因此，在專業(yè)課程教學過程中，根據校企合作協(xié)議以及市場對人才培養(yǎng)的需要，高校應該適時地調整教學方案。結合學校的實際情況，在本科教學過程中，從專業(yè)課開始到專業(yè)選修課，都融入了實際生產中會用到的相關內容。

如在數字集成電路原理與設計以及模擬集成電路原理與設計兩個專業(yè)課的講授過程中，凡是涉及集成電路設計方法和版圖設計部分的內容時，都融入了芯愿景有限公司的相關書籍或資料作為補充內容，讓學生更加直觀地了解企業(yè)在進行集成電路設計時是如何進行綜合考慮的。在數字集成電路綜合實驗和集成電路CAD課程設計這兩門實驗課中，采用芯愿景公司的軟件和素材進行案例教學，讓學生直觀地感受到芯片制作過程中模塊安排、虛擬結構單元、數字單元、模擬單元、有源器件、無源器件以及布局布線的相關知識，加深對集成電路芯片設計的認識。在集成電路版圖設計和集成電路版圖設計實驗兩門課程的開始過程中，從企業(yè)聘請了經驗豐富的工程師進入課堂幫助任課教師進行理論教學和實驗教學。

以上一系列的培養(yǎng)方案，使學生對集成電路設計流程有了更清楚的認識，讓學生了解到了企業(yè)對畢業(yè)生的需求，為合作企業(yè)培養(yǎng)了所需的人才，使企業(yè)減少了招聘風險，降低了成本。

3 結束語

校企合作的實踐教學模式，帶給學生的不僅是對書本知識的深化和技能技巧的訓練，更是一次記憶深刻的體驗，是一次寫在記憶中的成長經歷[2]。校企合作協(xié)議簽訂半年多來，經過2009級電子科學與技術專業(yè)學生在畢業(yè)設計環(huán)節(jié)中的檢驗，學生深刻地感受到在理論知識與實際應用相結合的過程中自己還存在哪些方面的欠缺，校園里所學習的理論知識在實際工作中發(fā)揮了哪些作用。實習經歷雖然短暫，但是學生收獲頗豐，最終都找到了理想的工作。

筆者深信，隨著校企合作的進一步開展和合作的進一步深入，致力于把合作真真正正地落到實處，帶給學生的將是更加豐富的工作經驗和待遇優(yōu)越的就業(yè)崗位，帶給企業(yè)的將是源源不斷的就業(yè)生力軍和企業(yè)品牌的進一步推廣。

參考文獻

篇8

關鍵詞:CMOS;溫度保護;PTAT電流;熱滯回

中圖分類號:TN43

0 引 言

隨著集成電路技術的廣泛應用及集成度的不斷增加,超大規(guī)模集成電路(VLSI)的功耗、芯片內部的溫度不斷提高,溫度保護電路已經成為了眾多芯片設計中必不可少的一部分。本文在CSMC 0.5 μm CMOS工藝下,設計一種適用于音頻功放的高精度帶熱滯回功能溫度保護電路。

1 電路結構設計

整個電路結構可分為啟動電路、PTAT電流產生電路、溫度比較及其輸出電路。下面詳細介紹各部分電路的設計以及實現。文中所設計的溫度保護整體電路圖如圖1所示。

[BT3]1.1 啟動電路

在與電源無關的偏置電路中有一個很重要的問題,那就是“簡并”偏置點的存在,每條支路的電流可能為零,即電路不能進入正常工作狀態(tài),故必須添加啟動電路,以便電源上電時擺脫簡并偏置點。上電瞬間,電容C上無電荷,M7柵極呈現低電壓,M7~M9導通,PD(低功耗引腳)為低電平,M3將M6柵壓拉高,由于設計中M2寬長比較小,而此時又不導通,Q1~Q4支路導通,電路脫離“簡并點”;隨著M6柵電位的繼續(xù)升高,M2導通,M3源電位急劇降低,某時刻M3被關斷,啟動電路與偏置電路實現隔離,電容C兩端電壓恒定,為M7提供合適的柵壓,偏置電路正常工作。然而,當PD為高電平時,M4導通,將M6,M10的柵電位拉低,使得整個電路處于低功耗狀態(tài)。

在這一部分,M11,M12,M14,M15組成低壓共源共柵電流鏡,并且有相同的寬長比,使兩條支路電流相等。該結構與一般的共源共柵結構相比,可以提高等效溝道長度,從而增大輸出電阻,提高電路的PSRR性能;并且這種兩管組合結構可消耗較低的電壓壓降,從而增大輸出電壓擺幅,改善芯片低壓工作特性。

與此同時,M7~M10這條支路為偏置電路提供了負反饋,以減小電源電壓對偏置電流的影響,使得電路在平衡狀態(tài)時保證X,Y兩點電壓相等。然而,反饋的引入也為偏置電路引入了不穩(wěn)定的因素,這里M13和M7構成了一個兩級閉環(huán)運放,為保證偏置電路的穩(wěn)定,必須進行補償。通過電容C將主極點設置在第一級運放M13的輸出端,從而保證了電路的穩(wěn)定性[7]。若Q3發(fā)射區(qū)的面積是Q4發(fā)射區(qū)面積的n倍,流過的電流大小均為I,則:

由式(9)可知,流經R1У牡緦饔氳繚次薰,只與絕對溫度成正比,即得到PTAT電流。

[BT3]1.3 溫度比較及輸出電路[8]

由于晶體管的BE結正向導通電壓具有負溫度系數;PTAT電流進行I[CD*2]V變換產生電壓具有正溫度特性;利用這兩路電壓不同的溫度特性來實現溫度檢測,產生過溫保護信號的輸出[9]。

M26~M30,M33,M34構成一個兩級開環(huán)比較器,反相器的接入是為了滿足高轉換速率的要求。M31,M32是低功耗管,M23~M25的作用是構成一個正反饋回路,以防止在臨界狀態(tài)發(fā)生不穩(wěn)定性,同時又為電路產生了滯回區(qū)間。

比較器的兩個輸入端電壓分別記為VQ和VR;M17~M22用來鏡像基準源電路產生的PTAT電流,這里它們與M14有著相同的寬長比。因此流經這三條支路的電流都為IPTAT。在常溫下,M25截止,R2完成對PTAT電流的I[CD*2]V變換,即VR=2IPTATR2,此時VR

2 仿真結果及分析

以下是對各部分電路進行仿真的結果,仿真工具是Candence Spectre,模型采用華潤上華公司的0.5 μm的n阱CMOS工藝[10]。

圖2是PTAT電流隨溫度變化曲線。仿真結果表明,該曲線線性度較好,符合PTAT電流特性。常溫下,在電源為5 V的情況下,功耗僅為0.4mW?？梢?其功耗非常低。

[JP2]圖4是溫度分別從0~150 ℃和150~0 ℃掃描時比較器輸出狀態(tài)的變化。由圖可見,當溫度由低到高上升至84.1 ℃時,電路輸出狀態(tài)由低電平翻轉成高電平,實現了芯片的過溫保護;只有當溫度回落到72 ℃時,電路才恢復原狀態(tài),實現了約12 ℃的滯回溫度。改

3 結 語

為保證芯片在工作時不因溫度過高而被損壞,溫度保護電路是必須的。這里所設計的溫度保護電路對溫[LL]度靈敏性高,功耗低, 其熱滯回功能能有效防止熱振蕩現象的發(fā)生,相比一般單獨使用晶體管BE結的溫度保護電路具有更高的靈敏度和精度,可廣泛用于各種功率芯片內部。

參 考 文 獻

[1]\[美\]畢查德•拉扎維.模擬CMOS集成電路設計[M].陳貴燦,譯.西安:西安交通大學出版社,2003:309[CD*2]327.

[2]Serra[CD*2]Graells F,Huertas J L.Sub[CD*2]1 V CMOS Proportional[CD*2]to[CD*2]Absolute Temperature Reference [J].IEEE Journal on Solid[CD*2]state Circuit,2003,38 (1):84[CD*2]88.

[3]文武,文治平,張永學.一種高精度自偏置共源共柵的CMOS 帶隙基準源[J].微電子學與計算機,2008,25(8):711[CD*2]714.

[4]Banba H.A CMOS Bandgap Reference Circuit with Sub[CD*2]1 V Operation\[J\].IEEE Journal on Solid[CD*2]state Circuit,1999,34:670[CD*2]674.

[5]張孝坤,王繼安.一種可用于模塊化設計的熱關斷電路[J].微電子學與計算機,2007,24(6):130[CD*2]136.

[6]潘飛蹊,俞鐵剛,郭超,等.一種高精度帶隙基準源和過溫保護電路[J].微電子學,2005,35(2):192[CD*2]195.

[7]Phillip E Allen,Douglas R Holberg.CMOS模擬集成電路設計[M].北京:電子工業(yè)出版社,2005.

[8]石偉韜,蔣國平.一種高穩(wěn)定低功耗CMOS 過熱保護電路的設計[J].電子器件,2006,29(2):330[CD*2]334.

篇9

關鍵詞：上電復位；帶隙基準；溫度系數；運算跨導放大器；激光調整

中圖分類號：TP368.1文獻標識碼：B

文章編號：1004 373X(2009)02 012 04

Design of Power－on Reset Chip with High Reliability

WANG Hanxiang,LI Fuhua,XIE Weiguo

(Electronics and Information Engineering,Soochow University,Suzhou,215021,China)

Abstract：Based on problem of the conditional Power－on Reset(PoR) is easy to fail when powering on again,a comparator structure is proposed,which is implemented by bandgap reference,resistance network and logic block.Reset timeout delay block is added to make it much more reliable.The function simulation by Hspice using 0.6 μmCdouble poly－N well CMOS process shows that when the circuit working under the supply voltage of 3.3 V,the threshold of supply voltage is 3.08 V and the reset timeout delay is set to 100 ms.The results demonstrate that the design can supply a stable and reliable PoR signal and be used to monitor power supplies in computers,microprocessors and portable equipment.

Keywords：power－on reset;bandgap;temperature coefficient;OTA;laser trimming

0 引 言

現代科技領域對電子產品性能的要求越來越高，微處理器系統(tǒng)的穩(wěn)定性和抗干擾能力是電子工程師面臨的一大難題，電源監(jiān)控技術就是解決這一難題的有效手段之一。上電時上電復位（Pow－on Reset,PoR）電路對數字電路中移位寄存器、D觸發(fā)器和計數器、模擬電路中的振蕩器、比較器等單元電路進行復位，保證電路在上電過程能正確啟動［1,2］。上電復位信號在電源電壓上升過程中一直保持低電平（有效復位電平），直到電源電壓穩(wěn)定達到系統(tǒng)規(guī)定的正常工作電壓后轉變?yōu)楦唠娖健?/p>

傳統(tǒng)上電復位電路是利用電容上的電壓不能突變，通過RC充電來實現。盡管 “充電箝位”電路可以改善上電沒有器件限制電容C充電的問題，但這種結構在二次上電時仍有可能出現失效［3］。在此基于比較器型復位電路［3］，設計了高精度的帶隙基準、比較器、用于門限設置及檢測的內部電阻網絡和復位延時電路，有效解決二次上電失效，具有高可靠性。

1 電路設計與分析

1.1 上電復位電路的結構和原理

為了解決傳統(tǒng)上電復位電路的二次上電可能出現錯誤的問題，這里基于比較器結構設計了精準的帶隙基準作為比較基準，其中電阻網絡用于設置和檢測電壓，采用延時電路減小電壓紋波的影響，提高了復位信號的可靠性，結構如圖1所示。在上電過程中，reset一直保持低電平，當電源電壓達到預設的閾值電壓后，采樣電壓高于基準電壓Vref，比較器輸出狀態(tài)改變，邏輯電路控制時鐘電路產生延時，100 ms后reset變?yōu)楦唠娖?，完成復位?/p>

圖1 POR的系統(tǒng)框圖

1.2 偏置電路

精確的偏置電流是整個電路準確運行的基礎，因此設計一種與電源電壓無關的偏置電流I ［4］，如圖2所示，其中：

ИW1L1=KW2L2,W4L4=W3L3

VGS2－VGS1=IR1

I=12?μCOXW1L1(VGS1－Vth1)2

I=12?μCOXW2L2(VGS2－Vth2)2И

忽略體效應，聯(lián)解上式得：

ИI=2μCOXW2/L2?1R21(1－1K)2И

由上式可知偏置電流與電源電壓無關，但電阻具有溫度系數，為了減小偏置電路的溫度系數,電阻由正負溫度系數的電阻按比例串聯(lián)組成。poly2電阻為負溫度系數，而N阱電阻為正溫度系數，兩者結合可以實現零溫度系數。

圖2 偏置電路

圖2中M5~M7組成啟動電路，克服自偏置電路的零偏置點。NB，PB為偏置電流的鏡像電流，為帶隙基準、比較器電路和時鐘電路提供偏置。

1.3 帶隙基準電路

作為比較器的比較基準，其高穩(wěn)定性是比較結果準確性的關鍵，因此設計了一種低溫度系數與電源電壓無關的帶隙基準［5－9］。帶隙基準由電源電壓產生穩(wěn)定精確的Vref，能克服電源電壓的波動、溫度的變化以及工藝誤差等影響，輸出穩(wěn)定的參考電壓。利用Veb和VT的溫度特性來進行溫度補償，實現零溫度系數。

圖3為帶隙基準電路結構圖，A，B點為運放的兩個輸入端，運放閉環(huán)，A，B兩點等電位。

ИI2=ΔVeb/R1

Vref=Veb2+I2(R1+R2)

ΔVeb=VTln(mn)

Vref=Veb2+VTln(mn)(R1+R2)/R1И

式中，m為R2與R3的比值；n為Q2 與Q1 的比值；Veb為負溫度系數；VT為正溫度系數。所以選擇合適的電阻比值和晶體管的面積比值，可以使輸出參考電壓獲得最小的溫度系數，當然電阻本身同樣具有溫度系數，但電阻以比值出現，可以忽略其影響。M1~M10構成運算跨導放大器［10］,C1為運放的相位補償，保證60°的相位裕度。

圖3 帶隙基準

1.4 比較器電路

比較器電路用于監(jiān)測電源電壓變化，能比較的電平越低越好，即具有較高的靈敏度。因此采用經典的二級比較器［11］，它具有很高的開環(huán)增益，高于60 dB。合理設置差分輸入管M1，M2和電流鏡負載M3，M4的尺寸，保證了比較器低的失調電壓。選擇合適的尾電流大小，能提高壓擺率，優(yōu)化比較器的響應速度。其高增益、低失調、快速度特性保證了比較器準確對電源電壓的監(jiān)控。圖4中M1~M5為第一級；M6，M7為第二級；I1，I2為2個緩沖級。

圖4 比較器

1.5 時鐘電路

為了增加復位信號的可靠性，這里增加了復位延時。其主要由振蕩器和分頻器組成，如圖5所示。M1~M7和C1構成振蕩器，EN為使能信號。EN為低電平時，振蕩器開始工作，M5導通，M3，M4組成的電流源通過M5對電容C1充電；當電容上的電壓上升到施密特觸發(fā)器的V+時，施密特觸發(fā)器反相，M6導通，電容通過M1，M2構成的電流沉放電；當電容上的電壓下降到施密特觸發(fā)器的V_時，密特觸發(fā)器反相，M5導通，這樣周而復始，產生時鐘信號。

圖5 時鐘電路

t淶紿=C1(V+－V－)/I淶紿，

t諾紿=C1(V+－V－)/I諾紿，T=t淶紿+t諾紿

分頻器的作用是產生一定的延時來觸發(fā)復位信號，增加復位信號的可靠性。其主要由一串D觸發(fā)器構成的二分頻電路構成，NЪ抖分頻構成的延時為：

Иt┭郵豹=2N2T=2N-1TИ

1.6 采樣電路

采樣電路由電阻網絡實現，主要用于采集電源的變化。圖1中的R1和R2構成采樣電路，VCC_th為電源電壓的門限電壓，則：

ИVCC_det=VCCR2/(R1+R2)И

臨界點為：

ИVCC=VCC_th,VCC_det=VrefИ

因此：

ИR2/R1=Vref/(VCC_th－Vref)И

靜態(tài)電流為：

ИIq=VCCR1+R2И

考慮到靜態(tài)電流，要求采樣電阻阻值較大，一般2個采樣電阻（即R1，R2）需大于100 kΩ。用較小的等阻值的電阻串聯(lián)來提高精度，所以在版圖中設計一些被短接的預留電阻，并通過激光調整的方法或修改頂層金屬連線來調節(jié)電阻。電阻的高精度和良好的匹

配性保證了被采集電源信號的準確性。

2 電路仿真

利用0.6 μm的CMOS工藝模型和HSpice仿真器，對設計的PoR進行仿真和優(yōu)化。以下為仿真的主要結果。

帶隙基準的正常啟動和精確性對PoR的準確工作至關重要。圖6是對帶隙基準啟動過程的仿真，圖中可見當電源上電過程中，帶隙基準電路正常啟動；圖7是Vref隨電源電壓VCC的變化特性，由圖可知，在電源電壓VCC變化范圍內(2.0~3.3 V),Vref僅有2.5 mV的變化。

圖6 帶隙基準的啟動

圖7 Vref隨電源電壓VCC的變化特性

圖8是對上電復位電路的上電、掉電和二次上電的仿真，圖中可以看出電源緩慢上電， reset一直保持低電平，當超過3.08 V后振蕩器開始工作，經過8個振蕩周期reset變?yōu)楦唠娖健?/p>

圖8 POR上電、掉電、二次上電的仿真

電源電壓掉電低于3.08 V，reset變?yōu)榈碗娖?，再次上升達到電源閾值電壓8個振蕩周期后reset又變?yōu)楦唠娖健７抡娼Y果表明PoR具有高可靠性。為了減少仿真時間，本圖仿真采用的是16分頻器，而不是實際的100 ms延時。

3 版圖設計

作為設計與制造的紐帶，版圖的地位至關重要，模擬集成電路的性能很大程度受版圖因素的影響［12］。以下為版圖設計中的一些注意點：

（1） 該帶隙基準PNP管的面積比是8∶1，做成3∶3∶3的結構，將面積為1的管子置于中心，保證匹配性；

（2） 該設計與電阻密切相關，電阻的失配會產生誤差，將電阻做成叉指相間的形式，盡量減小電阻的不匹配；

（3） 運放的差動輸入對的失配會產生失配影響電路性能，將差動對做成十字交叉形式，保證其對稱性；

（4） 偏置電流要相對對稱，減小失配引入的誤差；

（5） 參考電壓要遠離跳變電壓，總體布局時考慮到應力因素，將匹配性要求高的電路盡量置于應力較小處。

4 結 語

設計了一種由精確的帶隙基準比較器，用于門限設置和檢測的內部電阻網絡等組成的上電復位，具有復位延時，可以準確可靠提供復位信號，還具有良好的性能，可廣泛用于處電腦、微控制器以及各種便攜式電子產品中，實現對系統(tǒng)電壓、電源電壓和電池的監(jiān)控。

參考文獻

［1］高明倫，張紅，莉徐諾.一種基于比較器的新型片內上電復位電路的實現［J］.中國集成電路,2004(8):31－35.

［2］李桂宏，謝世健.集成電路設計寶典［M］ 北京：電子工業(yè)出版社，2006.

［3］魯斌，胡永華，王曉蕾.基于系統(tǒng)監(jiān)控的片內上電復位電路的實現［J］.中國集成電路,2006,15(2):58－62.

［4］［美］畢查德?拉扎維.模擬CMOS集成電路設計［M］.陳貴燦,譯.西安：西安交通大學出版社，2003.

［5］ 史侃俊,許維勝,余有靈.CMOS帶隙基準電壓源中的曲率校正方法［J］.現代電子技術,2006,29(5):113－116.

［6］劉紅霞.一種低電壓低功耗帶隙基準電壓源的設計［J］.現代電子技術,2005,28(24):10－11.

［7］陳碧，羅嵐，周帥林.一種低溫漂CMOS帶隙基準電壓源的設計［J］.電子器件，2004，27（1）：79－82.

［8］劉韜，徐志偉.一種高電源抑制比CMOS能隙基準電壓源［J］.微電子學，1999，29（2）：128－131.

［9］王彥，韓益鋒.一種高精度CMOS帶隙基準源［J］.微電子學，2000，33（3）：255－261.

［10］Jacob Baker R.CMOS 電路設計?布局與仿真［M］.陳中建,譯.北京：機械工業(yè)出版社，2006.

［11］Allen P E,Holberg D R.CMOS Analog Circuit Design ［M］.2nd Edition.北京：電子工業(yè)出版社，2002.

篇10

關鍵詞：集成電路版圖；CD4002B；芯片解析

作者簡介：王?。?965-），男，遼寧沈陽人，沈陽化工大學信息工程學院，副教授；樊立萍（1966-），女，山東淄博人，沈陽化工大學信息工程學院，教授。（遼寧　沈陽　110142）

中圖分類號：G642.0?????文獻標識碼：A?????文章編號：1007-0079（2012）31-0050-02

“集成電路版圖設計”是一門講授集成電路版圖版圖工作原理、設計方法和計算機實現的課程，是電子科學與技術專業(yè)及相關電類專業(yè)課程體系中一門重要的專業(yè)課。[1]該課程一般以“模擬電子技術基礎”、“數字電子技術基礎”和“半導體器件”為先修課程，主要講授集成電路雙極工藝和CMOS工藝的基本流程、版圖基本單元的工作原理和結構特點，以及布局布線的設計方法。[2]其目的是指導學生掌握集成電路版圖分析與設計技術，提高學生實踐能力和綜合解決問題的能力。由于集成電路芯片外層有封裝，學生在學習該課程前對版圖無直觀認識，很多版圖設計教材是先講授工藝流程，然后講授單元版圖，最后論述布局布線等內容，這樣教學有悖于從感性到理性的認知過程，有礙教學效果。[3]有的教材在版圖解析方面做了有益嘗試，但由于當時技術條件限制，采用繪制圖代替芯片解析照片，實踐性欠佳。為了在有限的學時中能夠盡快引導學生入門，在版圖解析與設計兩個方面的能力都有所提高，筆者將芯片CD4002B解析并應用到“集成電路版圖設計”課程教學實踐中，效果良好。

一、版圖逆向解析

集成電路的設計包括邏輯（或功能）設計、電路設計、版圖設計和工藝設計。通常有兩種設計途徑：正向設計、逆向設計。[2]

逆向設計的作用為仿制和獲得先進的集成電路設計。逆向設計的流程為：提取橫向尺寸，提取縱向尺寸和測試產品的電學參數。[2]

對于本科電子科學與技術專業(yè)教學，版圖的逆向設計主要是提取芯片的橫向尺寸。提取芯片橫向尺寸方法為：打開封裝，進行拍照、拼圖；由產品的復合版圖提取電路圖、器件尺寸和設計規(guī)則；進行電路模擬和畫版圖。

二、CD4002B版圖解析

CD4002B是兩個四輸入或非門芯片，封裝為雙列14針塑料封裝，根據芯片編號規(guī)則判斷為CMOS工藝制造。該電路具有器件類型全面、電路典型的特點，適用于教學實踐。

1.CD4002B芯片版圖拍照

首先將芯片放到濃硝酸中加熱，去掉封裝，用去離子水沖洗、吹干后在顯微鏡下拍照鋁層照片。再將芯片放到鹽酸溶液中漂洗去掉鋁層，用去離子水沖洗、吹干后放到氫氟酸溶液中去掉二氧化硅層，經去離子水沖洗、吹干后用染色劑染色，雜質濃度高部分顏色變深，沖洗、吹干后在顯微鏡下對無鋁層（有源層）芯片拍照。

采用圖形編輯軟件分別對兩層照片進行拼接，獲得版圖照片。

2.芯片版圖分析

通過對CD4002B兩層（鋁層和有源層）照片進行分析研究表明：解析的芯片為是一層鋁，且鋁柵極，P阱工藝。該芯片鋁線寬度最小為9微米，柵極寬度為6微米。芯片包含的單元為NMOS、PMOS、反相器、四輸入與非門、電阻、二極管等。

該芯片由兩個四輸入或非門組成，其中一個或非門電路圖如圖1所示，其中9、10、11、12管腳為輸入端，14管腳為電源端，13管腳為輸出端和7管腳為地端。四個輸入端首先分別經過一個反相器，然后接入一個四輸入與非門，最后經過一個反相器輸出。邏輯關系經過推導和仿真驗證為或非門關系。

為了實現靜電保護，在輸入、輸出和電源端分別構造靜電保護。輸入端靜電保護電路由四個二極管和一個限流電阻構成；輸出端靜電保護電路由二個二極管和一個限流電阻構成；電源端靜電保護電路由一個二極管構成。

下面以芯片中四輸入與非門版圖和輸入靜電保護電路說明版圖特點。

該芯片的四輸入與非門版圖如圖2所示。N14、N15、N16、N17為NMOS管，共用一個P阱，從鋁層分析四個NMOS管為串聯(lián)關系。為了節(jié)省面積，相鄰器件源極和漏極共用，即上一個管子源極是鄰近管子漏極；P14、P15、P16、P17為PMOS管，從鋁層分析四個NMOS管為并聯(lián)關系，四個器件源極相連和漏極相連，提取的電路圖見圖1。

該芯片的輸入管腳都有靜電保護電路，如圖3所示。其中D5-1、D5-2為兩個以P阱為P區(qū)的二極管，該管N區(qū)接輸入端，P區(qū)接地；R5為基區(qū)電阻；D5-3、D5-4為以基區(qū)電阻為P區(qū)，襯底為N區(qū)的二極管，其中P區(qū)接電阻，N區(qū)接電源。提取的電路圖見圖1。

三、課程教學改革

1.教學大綱的改革

本科生教學既要注重實踐教學又要兼顧理論教學，不僅要掌握單元的版圖設計和軟件使用，還應該掌握版圖結構原理。為此確立該課程的基本目標為：電路的分析及應用，能夠讀懂電路的線路圖，并能進行正確分析；版圖識讀和常見基本器件的版圖設計；布局布線與驗證修改；[4]掌握版圖的失效機理，并能掌握特殊器件版圖的設計方法。

根據電子科學與技術的課程體系，參考幾種教材制定了特色顯著的教學大綱。該大綱主要內容包括：模擬和數字集成電路基本單元電路和工作原理；雙極工藝、CMOS工藝和BICMOS工藝的介紹；集成電路的失效機理和防護措施；三種工藝的中的NPN和PNP晶體管、NMOS和PMOS晶體管、電阻、電容和電感等器件的版圖和工作原理；特殊器件的版圖及工作原理；[5]版圖布局、布線和標準單元設計的基本規(guī)則；逆向版圖的識別方法；[2]集成電路設計軟件的使用方法。[6]