導(dǎo)語：如何才能寫好一篇集成電路設(shè)計(jì)規(guī)則，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

 

集成電路(IntegratedCircuit)產(chǎn)業(yè)是典型的知識(shí)密集型、技術(shù)密集型、資本密集和人才密集型的高科技產(chǎn)業(yè)，是關(guān)系國民經(jīng)濟(jì)和社會(huì)發(fā)展全局的基礎(chǔ)性、先導(dǎo)性和戰(zhàn)略性產(chǎn)業(yè)，是新一代信息技術(shù)產(chǎn)業(yè)發(fā)展的核心和關(guān)鍵，對(duì)其他產(chǎn)業(yè)的發(fā)展具有巨大的支撐作用。經(jīng)過30多年的發(fā)展，我國集成電路產(chǎn)業(yè)已初步形成了設(shè)計(jì)、芯片制造和封測三業(yè)并舉的發(fā)展格局，產(chǎn)業(yè)鏈基本形成。但與國際先進(jìn)水平相比，我國集成電路產(chǎn)業(yè)還存在發(fā)展基礎(chǔ)較為薄弱、企業(yè)科技創(chuàng)新和自我發(fā)展能力不強(qiáng)、應(yīng)用開發(fā)水平急待提高、產(chǎn)業(yè)鏈有待完善等問題。在集成電路產(chǎn)業(yè)中，集成電路設(shè)計(jì)是整個(gè)產(chǎn)業(yè)的龍頭和靈魂。而我國集成電路設(shè)計(jì)產(chǎn)業(yè)的發(fā)展遠(yuǎn)滯后于計(jì)算機(jī)與通信產(chǎn)業(yè)，集成電路設(shè)計(jì)人才嚴(yán)重匱乏，已成為制約行業(yè)發(fā)展的瓶頸。因此，培養(yǎng)大量高水平的集成電路設(shè)計(jì)人才，是當(dāng)前集成電路產(chǎn)業(yè)發(fā)展中一個(gè)亟待解決的問題，也是高校微電子等相關(guān)專業(yè)改革和發(fā)展的機(jī)遇和挑戰(zhàn)。[1_4]

 

一、集成電路版圖設(shè)計(jì)軟件平臺(tái)

 

為了滿足新形勢下集成電路人才培養(yǎng)和科學(xué)研究的需要，合肥工業(yè)大學(xué)(以下簡稱"我校”從2005年起借助于大學(xué)計(jì)劃。我校相繼開設(shè)了與集成電路設(shè)計(jì)密切相關(guān)的本科課程，如集成電路設(shè)計(jì)基礎(chǔ)、模擬集成電路設(shè)計(jì)、集成電路版圖設(shè)計(jì)與驗(yàn)證、超大規(guī)模集成電路設(shè)計(jì) 、 ASIC設(shè)計(jì)方法、硬件描述語言等。同時(shí)對(duì)課程體系進(jìn)行了修訂，注意相關(guān)課程之間相互銜接，關(guān)鍵內(nèi)容不遺漏，突出集成電路設(shè)計(jì)能力的培養(yǎng)，通過對(duì)課程內(nèi)容的精選、重組和充實(shí)，結(jié)合實(shí)驗(yàn)教學(xué)環(huán)節(jié)的開展，構(gòu)成了系統(tǒng)的集成電路設(shè)計(jì)教學(xué)過程。56]

 

集成電路設(shè)計(jì)從實(shí)現(xiàn)方法上可以分為三種：全定制(fullcustom)、半定制(Semi-custom)和基于FPGA/CPLD可編程器件設(shè)計(jì)。全定制集成電路設(shè)計(jì)，特別是其后端的版圖設(shè)計(jì),涵蓋了微電子學(xué)、電路理論、計(jì)算機(jī)圖形學(xué)等諸多學(xué)科的基礎(chǔ)理論，這是微電子學(xué)專業(yè)的辦學(xué)重要特色和人才培養(yǎng)重點(diǎn)方向，目的是給本科專業(yè)學(xué)生打下堅(jiān)實(shí)的設(shè)計(jì)理論基礎(chǔ)。

 

在集成電路版圖設(shè)計(jì)的教學(xué)中，采用的是中電華大電子設(shè)計(jì)公司設(shè)計(jì)開發(fā)的九天EDA軟件系統(tǒng)(ZeniEDASystem),這是中國唯1的具有自主知識(shí)產(chǎn)權(quán)的EDA工具軟件。該軟件與國際上流行的EDA系統(tǒng)兼容，支持百萬門級(jí)的集成電路設(shè)計(jì)規(guī)模，可進(jìn)行國際通用的標(biāo)準(zhǔn)數(shù)據(jù)格式轉(zhuǎn)換，它的某些功能如版圖編輯、驗(yàn)證等已經(jīng)與國際產(chǎn)品相當(dāng)甚至更優(yōu)，已經(jīng)在商業(yè)化的集成電路設(shè)計(jì)公司以及東南大學(xué)等國內(nèi)二十多所高校中得到了應(yīng)用，特別是在模擬和高速集成電路的設(shè)計(jì)中發(fā)揮了強(qiáng)大的功能，并成功開發(fā)出了許多實(shí)用的集成電路芯片。

 

九天EDA軟件系統(tǒng)包括設(shè)計(jì)管理器，原理圖編輯器，版圖編輯工具，版圖驗(yàn)證工具，層次版圖設(shè)計(jì)規(guī)則檢查工具，寄生參數(shù)提取工具，信號(hào)完整性分析工具等幾個(gè)主要模塊，實(shí)現(xiàn)了從集成電路電路原理圖到版圖的整個(gè)設(shè)計(jì)流程。

 

二、集成電路版圖設(shè)計(jì)的教學(xué)目標(biāo)

 

根據(jù)培養(yǎng)目標(biāo)結(jié)合九天EDA軟件的功能特點(diǎn)，在本科生三年級(jí)下半學(xué)期開設(shè)了為期一周的以九天EDA軟件為工具的集成電路版圖設(shè)計(jì)課程。

 

在集成電路版圖設(shè)計(jì)的教學(xué)中，首先對(duì)集成電路設(shè)計(jì)的_些相關(guān)知識(shí)進(jìn)行回顧，介紹版圖設(shè)計(jì)的基礎(chǔ)知識(shí)，如集成電路設(shè)計(jì)流程，CMOS基本工藝過程，版圖的基本概念，版圖的相關(guān)物理知識(shí)及物理結(jié)構(gòu)，版圖設(shè)計(jì)的基本流程，版圖的總體設(shè)計(jì)，布局規(guī)劃以及標(biāo)準(zhǔn)單元的版圖設(shè)計(jì)等。然后結(jié)合上機(jī)實(shí)驗(yàn)，講解Unix和Linux操作系統(tǒng)的常用命令，詳細(xì)闡述基于標(biāo)準(zhǔn)單元庫的版圖設(shè)計(jì)流程，指導(dǎo)學(xué)生使用ZeniSE繪制電路原理圖，使用ZeniPDT進(jìn)行NMOS/PMOS以及反相器的簡單版圖設(shè)計(jì)。在此基礎(chǔ)上，讓學(xué)生自主選擇_些較為復(fù)雜的單元電路進(jìn)行設(shè)計(jì)，如數(shù)據(jù)選擇器、MOS差分放大器電路、二四譯碼器、基本RS觸發(fā)器、六管MOS靜態(tài)存儲(chǔ)單元等，使學(xué)生能深入理解集成電路版圖設(shè)計(jì)的概念原理和設(shè)計(jì)方法。最后介紹版圖驗(yàn)證的基本思想及實(shí)現(xiàn)，包括設(shè)計(jì)規(guī)則的檢查(DRC),電路參數(shù)的檢查(ERC),網(wǎng)表一致性檢查(LVS),指導(dǎo)學(xué)生使用ZeniVERI等工具進(jìn)行版圖驗(yàn)證、查錯(cuò)和修改。7]

 

集成電路版圖設(shè)計(jì)的教學(xué)目標(biāo)是：

 

第熟練掌握華大EDA軟件的原理圖編輯器ZeniSE、版圖編輯模塊ZeniPDT以及版圖驗(yàn)證模塊ZeniVER丨等工具的使用;了解工藝庫的概念以及工藝庫文件technology的設(shè)置，能識(shí)別基本單元的版圖，根據(jù)版圖信息初步提取出相應(yīng)的邏輯圖并修改，利用EDA工具ZSE畫出電路圖并說明其功能，能夠根據(jù)版圖提取單元電路的原理圖。

 

第二，能夠編寫設(shè)計(jì)版圖驗(yàn)證命令文件(commandfile)。版圖驗(yàn)證需要四個(gè)文件(DRC文件、ERC文件、NE文件和LVS文件)來支持，要求學(xué)生能夠利用ZeniVER丨進(jìn)行設(shè)計(jì)規(guī)則檢查DRC驗(yàn)證并修改版圖、電學(xué)規(guī)則檢查(ERC)、版圖網(wǎng)表提取(NE)、利用LDC工具進(jìn)行LVS驗(yàn)證，利用LDX工具進(jìn)行LVS的查錯(cuò)及修改等。

 

第三，能夠基本讀懂和理解版圖設(shè)計(jì)規(guī)則文件的含義。版圖設(shè)計(jì)規(guī)則規(guī)定了集成電路生產(chǎn)中可以接受的幾何尺寸要求和可以達(dá)到的電學(xué)性能，這些規(guī)則是電路設(shè)計(jì)師和工藝工程師之間的_種互相制約的聯(lián)系手段，版圖設(shè)計(jì)規(guī)則的目的是使集成電路設(shè)計(jì)規(guī)范化，并在取得最佳成品率和確保電路可靠性的前提下利用這些規(guī)則使版圖面積盡可能做到最小。

 

第四，了解版圖庫的概念。采用半定制標(biāo)準(zhǔn)單元方式設(shè)計(jì)版圖，需要有統(tǒng)一高度的基本電路單元版圖的版圖庫來支持，這些基本單元可以是不同類型的各種門電路，也可以是觸發(fā)器、全加器、寄存器等功能電路，因此，理解并學(xué)會(huì)版圖庫的建立也是版圖設(shè)計(jì)教學(xué)的一個(gè)重要內(nèi)容。

 

三、CMOS反相器的版圖設(shè)計(jì)的教學(xué)實(shí)例介紹

 

下面以一個(gè)標(biāo)準(zhǔn)CMOS反相器來簡單介紹一下集成電路版圖設(shè)計(jì)的一般流程。

 

1.內(nèi)容和要求

 

根據(jù)CMOS反相器的原理圖和剖面圖，初步確定其版圖;使用EDA工具PDT打開版圖編輯器;在版圖編輯器上依次畫出P管和N管的有源區(qū)、多晶硅及接觸孔等;完成必要的連線并標(biāo)注輸入輸出端。

 

2.設(shè)計(jì)步驟

 

根據(jù)CMOS反相器的原理圖和剖面圖，在草稿紙上初步確定其版圖結(jié)構(gòu)及構(gòu)成;打開終端，進(jìn)入pdt文件夾，鍵入pdt,進(jìn)入ZeniPDT版圖編輯器;讀懂版圖的層次定義的文件，確定不同層次顏色的對(duì)應(yīng)，熟悉版圖編輯器各個(gè)命令及其快捷鍵的使用;在版圖編輯器上初步畫出反相器的P管和N管;檢查畫出的P管和N管的正確性，并作必要的修改，然后按照原理圖上的連接關(guān)系作相應(yīng)的連線，最后檢查修改整個(gè)版圖。

 

3.版圖驗(yàn)證

 

打開終端，進(jìn)入zse文件夾，鍵入zse,進(jìn)入ZeniSE原理圖編輯器，正確畫出CMOS反相器的原理圖并導(dǎo)出其網(wǎng)表文件;調(diào)出版圖設(shè)計(jì)的設(shè)計(jì)規(guī)則文件，閱讀和理解其基本語句的含義，對(duì)其作相應(yīng)的路徑和文件名的修改以滿足物理驗(yàn)證的要求;打開終端，進(jìn)入pdt文件夾，鍵入pdt，進(jìn)入ZeniPDT版圖編輯器，調(diào)出CMOS反相器的版圖，在線進(jìn)行DRC驗(yàn)證并修改版圖;對(duì)網(wǎng)表一致性檢查文件進(jìn)行路徑和文件名的修改，利用LDC工具進(jìn)行LVS驗(yàn)證;如果LVS驗(yàn)證有錯(cuò)，貝懦要調(diào)用LDX工具，對(duì)版圖上的錯(cuò)誤進(jìn)行修改。

 

4.設(shè)計(jì)提示

 

要很好的理解版圖設(shè)計(jì)的過程和意義，應(yīng)對(duì)MOS結(jié)構(gòu)有一個(gè)深刻的認(rèn)識(shí);需要對(duì)器件做襯底接觸，版圖實(shí)現(xiàn)上襯底接觸直接做在電源線上;接觸孔的大小應(yīng)該是一致的，在不違反設(shè)計(jì)規(guī)則的前提下,接觸孔應(yīng)盡可能的多，金屬的寬度應(yīng)盡可能寬;繪制圖形時(shí)可以多使用〃復(fù)制"操作，這樣可以大大縮小工作量，且設(shè)計(jì)的圖形滿足要求并且精確;注意P管和N管有源區(qū)的大小，一般在版圖設(shè)計(jì)上，P管和N管大小之比是2:1;注意整個(gè)版圖的整體尺寸的合理分配，不要太大也不要太小;注意不同的層次之間應(yīng)該保持一定的距離，層次本身的寬度的大小要適當(dāng)，以滿足設(shè)計(jì)規(guī)則的要求。四、基本MOS差分放大器版圖設(shè)計(jì)的設(shè)計(jì)實(shí)例介紹在基本MOS差分放大器的版圖設(shè)計(jì)中，要求學(xué)生理解構(gòu)成差分式輸入結(jié)構(gòu)的原理和組成結(jié)構(gòu)，畫出相應(yīng)的電路原理圖，進(jìn)行ERC檢查，然后根據(jù)電路原理圖用PDT工具上繪制與之對(duì)應(yīng)的版圖。當(dāng)將基本的版圖繪制好之后，對(duì)版圖里的輸入、輸出端口以及電源線和地線進(jìn)行標(biāo)注，然后利用幾何設(shè)計(jì)規(guī)則文件進(jìn)行在線DRC驗(yàn)證，利用版圖與電路圖的網(wǎng)表文件進(jìn)行LVS檢查，修改其中的錯(cuò)誤并優(yōu)化版圖，最后全部通過檢查，設(shè)計(jì)完成。

 

五、結(jié)束語

 

集成電路版圖設(shè)計(jì)的教學(xué)環(huán)節(jié)使學(xué)生鞏固了集成電路設(shè)計(jì)方面的理論知識(shí)，提高了學(xué)生在集成電路設(shè)計(jì)過程中分析問題和解決問題的能力，為今后的職業(yè)生涯和研究工作打下堅(jiān)實(shí)的基礎(chǔ)。因此，在今后的教學(xué)改革工作中，除了要繼續(xù)提高教師的理論教學(xué)水平外，還必須高度重視以EDA工具和設(shè)計(jì)流程為核心的實(shí)踐教學(xué)環(huán)節(jié)，努力把課堂教學(xué)和實(shí)際設(shè)計(jì)應(yīng)用緊密結(jié)合在一起，培養(yǎng)學(xué)生的實(shí)際設(shè)計(jì)能力，開闊學(xué)生的視野，在實(shí)驗(yàn)項(xiàng)目和實(shí)驗(yàn)內(nèi)容上進(jìn)行新的探索和實(shí)踐。

 

參考文獻(xiàn)：

 

[1]孫玲.關(guān)于培養(yǎng)集成電路專業(yè)應(yīng)用型人才的思考[J].中國集成電路,2007,(4):19-22.

 

[2]段智勇，弓巧俠，羅榮輝，等.集成電路設(shè)計(jì)人才培養(yǎng)課程體系改革[J].電氣電子教學(xué)學(xué)報(bào),2010,(5):25-26.

 

[3]唐俊龍，唐立軍，文勇軍，等.完善集成電路設(shè)計(jì)應(yīng)用型人才培養(yǎng)實(shí)踐教學(xué)的探討J].中國電力教育,2011,(34):35-36.

 

[4]肖功利，楊宏艷.微電子學(xué)專業(yè)丨C設(shè)計(jì)人才培養(yǎng)主干課程設(shè)置[J].桂林電子科技大學(xué)學(xué)報(bào),2009,(4):338-340.

 

[5]竇建華，毛劍波，易茂祥九天”EDA軟件在"中國芯片工程〃中的作用[J].合肥工業(yè)大學(xué)學(xué)報(bào)(社會(huì)科學(xué)版),2008,(6):154-156.

 

[6]易茂祥，毛劍波，楊明武，等.基于華大EDA軟件的實(shí)驗(yàn)教學(xué)研究[J].實(shí)驗(yàn)科學(xué)與技術(shù)，2006,(5):71-73.

篇2

1 MPW服務(wù)概述

1.1 什么是MPW服務(wù)

在集成電路開發(fā)階段，為了檢驗(yàn)開發(fā)是否成功，必須進(jìn)行工程流片。通常流片時(shí)至少需要6~12片晶圓片，制造出的芯片達(dá)上千片，遠(yuǎn)遠(yuǎn)超出設(shè)計(jì)檢驗(yàn)要求；一旦設(shè)計(jì)存在問題，就會(huì)造成芯片大量報(bào)廢，而且一次流片費(fèi)用也不是中小企業(yè)和研究單位所能承受的。多項(xiàng)目晶圓MPW（Multi-Project Wafer）就是將多個(gè)相同工藝的集成電路設(shè)計(jì)在同一個(gè)晶圓片上流片，流片后每個(gè)設(shè)計(jì)項(xiàng)目可獲得數(shù)十個(gè)芯片樣品，既能滿足實(shí)驗(yàn)需要，所需實(shí)驗(yàn)費(fèi)用也由參與MPW流片的所有項(xiàng)目分?jǐn)偅蟠蠼档土酥行∑髽I(yè)介入集成電路設(shè)計(jì)的門檻。

1.2 MPW的需求與背景

上世紀(jì)80年代后，集成電路加工技術(shù)飛速發(fā)展，集成電路設(shè)計(jì)成了IC產(chǎn)業(yè)的瓶頸，迫切要求集成電路設(shè)計(jì)跟上加工技術(shù)；隨著集成電路應(yīng)用的普及，集成知識(shí)越來越復(fù)雜，并向系統(tǒng)靠近，迫切要求系統(tǒng)設(shè)計(jì)人員參與集成電路設(shè)計(jì)；為了全面提升電子產(chǎn)品的品質(zhì)與縮短開發(fā)周期，許多整機(jī)公司和研究機(jī)構(gòu)紛紛從事集成電路設(shè)計(jì)。因此，大面積、多角度培養(yǎng)集成電路設(shè)計(jì)人才迫在眉睫，而集成電路設(shè)計(jì)的巨額費(fèi)用成為重要制約因素。

實(shí)施MPW技術(shù)服務(wù)必須有強(qiáng)有力的服務(wù)機(jī)構(gòu)、設(shè)計(jì)部門和IC生產(chǎn)線。

1.3 MPW服務(wù)機(jī)構(gòu)的任務(wù)

① 建立IC設(shè)計(jì)與電路系統(tǒng)設(shè)計(jì)之間的簡便接口，以便于系統(tǒng)設(shè)計(jì)人員能夠直接使用各種先進(jìn)的集成電路加工技術(shù)實(shí)現(xiàn)其設(shè)計(jì)構(gòu)想，并以最快的速度轉(zhuǎn)化成實(shí)際樣品。

② 組織多項(xiàng)目流片，大幅度減少IC設(shè)計(jì)、加工費(fèi)用。

③ 不斷擴(kuò)大服務(wù)范圍：從提供設(shè)計(jì)環(huán)境、承擔(dān)部分設(shè)計(jì)，到承擔(dān)全部設(shè)計(jì)、樣片生產(chǎn)，以幫助集成電路用戶或開發(fā)方完成設(shè)計(jì)項(xiàng)目。

④ 幫助中小企業(yè)實(shí)現(xiàn)小批量集成電路的委托設(shè)計(jì)、生產(chǎn)任務(wù)。

⑤ 支持與促進(jìn)學(xué)校集成電路的設(shè)計(jì)與人才培養(yǎng)。

1.4 MPW技術(shù)簡介

（1）項(xiàng)目啟動(dòng)階段

MPW組織者首先根據(jù)市場需要，確定每次流片的技術(shù)參數(shù)、IC工藝參數(shù)、電路類型、芯片尺寸等。設(shè)計(jì)時(shí)的工藝文件：工藝文件由MPW組織者向Foundry（代工廠）索取，然后再由設(shè)計(jì)單位向MPW組織者索取。提交工藝文件時(shí)，雙方都要簽署保密協(xié)議。

（2）IP核的使用

參加MPW的項(xiàng)目可使用組織者或Foundry提供的IP核，其中軟核在設(shè)計(jì)時(shí)提供，硬核在數(shù)據(jù)匯總到MPW組織者或Foundry處理后再進(jìn)行嵌入。

（3）設(shè)計(jì)驗(yàn)證

所有參加MPW的項(xiàng)目匯總到組織者后，由組織者負(fù)責(zé)對(duì)設(shè)計(jì)的再次驗(yàn)證。驗(yàn)證成功后，由MPW組織者將所有項(xiàng)目版圖綜合成最終版圖交掩膜版制版廠，開始流片過程。

（4）流片收費(fèi)

每個(gè)項(xiàng)目芯片價(jià)格按所占Block的大小而非芯片實(shí)際大小計(jì)算。流片完成后，MPW組織者向每個(gè)項(xiàng)目提供10~20片裸片。需封裝、測試則另收費(fèi)。

2 國外MPW公共技術(shù)平臺(tái)與公共技術(shù)服務(wù)狀況

（1）MPW服務(wù)機(jī)構(gòu)創(chuàng)意

1980年，美國防部軍用先進(jìn)研究項(xiàng)目管理局(DARPA)建立了非贏利的MPW加工服務(wù)機(jī)構(gòu)，即MOS電路設(shè)計(jì)的實(shí)現(xiàn)服務(wù)機(jī)構(gòu)MOSIS（MOS Implementation System）服務(wù)機(jī)構(gòu)，為其下屬研究部門所設(shè)計(jì)的各種集成電路尋找一種費(fèi)用低廉的樣品制作途徑。MPW服務(wù)機(jī)構(gòu)與方式的思路應(yīng)運(yùn)而生。加工服務(wù)內(nèi)容：從初期的晶圓加工到后續(xù)增加的封裝、測試、芯片設(shè)計(jì)。

（2）MOSIS機(jī)構(gòu)的發(fā)展

考慮到MPW服務(wù)的技術(shù)性，1981年MOSIS委托南加州大學(xué)管理。在IC產(chǎn)業(yè)劇烈的國際競爭環(huán)境下，培養(yǎng)集成電路設(shè)計(jì)人才迫在眉睫。1985年，美國國家科學(xué)基金會(huì)NSF支持MOSIS，并和DARPA達(dá)成協(xié)議，將MPW服務(wù)對(duì)象擴(kuò)大到各大學(xué)的VLSI設(shè)計(jì)的教學(xué)活動(dòng);1986年以后在產(chǎn)業(yè)界的支持下，將MPW服務(wù)擴(kuò)大到產(chǎn)業(yè)部門尤其是中小型IC設(shè)計(jì)企業(yè)；1995年以后，MOSIS開始為國外的大學(xué)、研究機(jī)構(gòu)以及商業(yè)部門服務(wù)。服務(wù)收費(fèi)：國內(nèi)大學(xué)教學(xué)服務(wù)免費(fèi)，公司服務(wù)收費(fèi)，國外大學(xué)優(yōu)惠條件收費(fèi)，國外公司收費(fèi)較國內(nèi)公司要高。

（3）其它國家的MPW服務(wù)機(jī)構(gòu)

法國：1981年建立了CMP(Circuit Multi Projects)服務(wù)機(jī)構(gòu)，發(fā)展迅速，規(guī)模與MOSIS接近，對(duì)國外服務(wù)也十分熱心。1981年至今，已為60個(gè)國家的400個(gè)研究機(jī)構(gòu)和130家大學(xué)提供了服務(wù)，超過2500個(gè)課題參加了流片。1990年以前，CMP的服務(wù)對(duì)象主要是大學(xué)與研究所，1990年開始為中小企業(yè)提供小批量生產(chǎn)的MPW服務(wù)。由于小批量客戶的不斷增加，2001年的利潤比2000年增加了30%。

歐盟：歐盟于1995年建立了有許多設(shè)計(jì)公司加盟的EUROPRACTICE的MPW服務(wù)機(jī)構(gòu)，旨在向歐洲各公司提供先進(jìn)的ASIC、多芯片模塊（MCM）和SoC解決方案，以提高它們?cè)谌蚴袌龅母偁幍匚?。EUROPRACTICE采取了"一步到位解決方案"的服務(wù)方式，用戶只要與任何一家加盟EUROPRACTICE的設(shè)計(jì)公司聯(lián)系，就可以由該公司負(fù)責(zé)與CAD廠商、單元庫公司、代工廠、封裝公司和測試公司聯(lián)系處理全部服務(wù)事項(xiàng)。

加拿大：1984年成立了政府與工業(yè)界支持的非贏利性MPW服務(wù)機(jī)構(gòu)CMC(Canadian Microelectronics Corporation)聯(lián)盟，是加拿大微電子戰(zhàn)略聯(lián)盟(Strategic Microelectronics Consortium)的一部分。目前，CMC的成員包括44所大學(xué)和25家企業(yè)。CMC的服務(wù)包括：提供設(shè)計(jì)方法和其它產(chǎn)品服務(wù)，提高成員的設(shè)計(jì)水平；提供先進(jìn)的制造工藝，確?？蛻舻脑O(shè)計(jì)質(zhì)量；提供技術(shù)及工藝的培訓(xùn)。

日本：1996年依托東京大學(xué)建立了VLSI設(shè)計(jì)與教育中心VDEC(VLSI Design and Education Center)，開展MPC（Multi-Project Chip）服務(wù)。VDEC的目標(biāo)是不斷提高日本高校VLSI設(shè)計(jì)課程教育水平和集成電路制造的支持力度。2001年，共有43所大學(xué)的99位教授或研究小組通過VDEC的服務(wù)，完成了335個(gè)芯片的設(shè)計(jì)與制造。VDEC與主要EDA供應(yīng)商都簽有協(xié)議，每個(gè)EDA工具都擁有500~1000個(gè)license；需要時(shí)，這些license都可向最終用戶開放。VDEC還對(duì)外提供第三方IP的使用，同時(shí)，VDEC本身也在從事IP研究。

韓國：1995年，在韓國先進(jìn)科學(xué)技術(shù)研究院(Korea Advanced Institute of Science and Technology)內(nèi)建立了集成電路設(shè)計(jì)教育中心IDEC(IC Design Education Center)。

可以看出，世界各先進(jìn)國家都認(rèn)識(shí)到IC產(chǎn)業(yè)在未來世界經(jīng)濟(jì)發(fā)展中的重要地位，在IC加工技術(shù)發(fā)展到一定階段后，抓住了IC產(chǎn)業(yè)飛速發(fā)展的關(guān)鍵；在IC應(yīng)用層面上普及IC設(shè)計(jì)技術(shù)和大力降低IC設(shè)計(jì)、制造費(fèi)用，并及時(shí)建立有效的MPW服務(wù)機(jī)構(gòu)，使IC產(chǎn)業(yè)進(jìn)入了飛速發(fā)展期?？v觀各國MPW服務(wù)機(jī)構(gòu)不盡相同，但都具有以下特點(diǎn)：

① 政府與產(chǎn)業(yè)界支持的非贏利機(jī)構(gòu)；

② 開放性機(jī)構(gòu)，主要為高等學(xué)校、研究機(jī)構(gòu)、中小企業(yè)服務(wù)；

③ 提供先進(jìn)的IC設(shè)計(jì)與制造技術(shù)，保證設(shè)計(jì)出的芯片具有先進(jìn)性與商業(yè)價(jià)值；

④ 提供IC設(shè)計(jì)與制造技術(shù)的全程服務(wù)。

3 我國MPW現(xiàn)狀

我國大陸地區(qū)從上世紀(jì)80年代后半期開始進(jìn)入MPW加工服務(wù)，從早期利用國外的MPW加工服務(wù)機(jī)構(gòu)到民間微電子設(shè)計(jì)、加工的相關(guān)企業(yè)、學(xué)校聯(lián)合的MPW服務(wù)，到近期政府、企業(yè)介入后的MPW公共服務(wù)體系的建設(shè)，開始顯露了較好的發(fā)展勢頭。

3.1 與國外MPW加工服務(wù)機(jī)構(gòu)合作

1986年，北京華大與武漢郵科院合作利用德國的服務(wù)機(jī)構(gòu)，免費(fèi)進(jìn)行了光纖二、三次群芯片組的樣品制作，使武漢郵科院的通信產(chǎn)品得以更新?lián)Q代。此后，上海交大、復(fù)旦、南京東南大學(xué)、北京大學(xué)、清華大學(xué)、哈爾濱工業(yè)大學(xué)都從國外的MPW加工服務(wù)中獲益匪淺。東南大學(xué)利用美國MOSIS機(jī)構(gòu)的MPW加工服務(wù)，采用0.25和0.35 ìm的模數(shù)混合電路工藝進(jìn)行了射頻和高速電路的實(shí)驗(yàn)流片。

在與國外MPW服務(wù)機(jī)構(gòu)的合作方面，東南大學(xué)射頻與光電子集成電路研究所取得顯著成果。建所初期就與美國MOSIS、法國CMP建立合作關(guān)系。1998年以境外教育機(jī)構(gòu)身份正式加入MOSIS，同年，利用MOSIS提供的臺(tái)灣半導(dǎo)體公司的CMOS工藝設(shè)計(jì)規(guī)則、模型及設(shè)計(jì)資料開發(fā)了基于Cadence軟件設(shè)計(jì)環(huán)境的高速、射頻集成電路，完成了5批0.35ìm、3批0.25ìm CMOS工藝共40多個(gè)電路的設(shè)計(jì)與制造，取得了許多國內(nèi)領(lǐng)先、世界先進(jìn)水平成果。2000年東南大學(xué)射光所還與法國的CMP組織正式簽訂了合作協(xié)議。

為了推動(dòng)大陸的MPW服務(wù)，射光所從2000年開始利用美國MOSIS機(jī)構(gòu)為國內(nèi)客戶服務(wù)，建立了MPW服務(wù)網(wǎng)頁，向公眾及時(shí)流片時(shí)間及加入MPW的流程和手續(xù)。2001年，射光所通過MOSIS利用TSMC的0.35和0.25ìm CMOS工藝為清華大學(xué)、信息產(chǎn)業(yè)部第13所、南通工學(xué)院完成了3批10多個(gè)芯片的設(shè)計(jì)制造。目前，10多個(gè)高校、研究機(jī)構(gòu)、企業(yè)成為射光所MPW成員。

3.2 高校、企業(yè)、研究機(jī)構(gòu)合作實(shí)現(xiàn)MPW服務(wù)

90年代，上海復(fù)旦大學(xué)開始著手建立國內(nèi)MPW加工服務(wù)機(jī)構(gòu)；1995年，無錫上華微電子公司開始承擔(dān)MPW加工服務(wù)，并于1996年組織了第一次MPW流片；1997年至1999年在上海市政府的支持下，連續(xù)組織了6次MPW流片，參加項(xiàng)目有82個(gè)；2000年受國家火炬計(jì)劃、上海集成電路設(shè)計(jì)產(chǎn)業(yè)化基地、上海市科委及上海集成電路設(shè)計(jì)研究中心委托又組織了3次35個(gè)項(xiàng)目的MPW流片。清華大學(xué)與無錫上華合作，針對(duì)上華工藝，開發(fā)了0.6ìm單元庫，開始了MPW加工服務(wù)，并將校內(nèi)的工藝線用于MPW加工服務(wù)。近年來，在863 VLSI重大項(xiàng)目規(guī)劃指引下，在上海、北京、深圳、杭州等地陸續(xù)成立了集成電路產(chǎn)業(yè)化基地，進(jìn)一步推動(dòng)了MPW加工服務(wù)的開展。清華大學(xué)從2000年開始，利用上華0.6ìm CMOS工藝為本校以及浙江大學(xué)、合肥工業(yè)大學(xué)組織了4次MPW流片，總共實(shí)現(xiàn)了106項(xiàng)設(shè)計(jì)；上海集成電路設(shè)計(jì)研究中心與復(fù)旦大學(xué)，于2001年利用上華1.0和0.6ìm CMOS工藝和TSMC的0.3ìm CMOS工藝，為產(chǎn)業(yè)界、教育界進(jìn)行了8次MPW流片，實(shí)現(xiàn)了109個(gè)設(shè)計(jì)項(xiàng)目。

隨著中國半導(dǎo)體工業(yè)飛速發(fā)展，將會(huì)在更多的先進(jìn)工藝生產(chǎn)線為MPW提供加工服務(wù)，許多境外的半導(dǎo)體公司也在積極支持我國的MPW加工服務(wù)。隨著上海、北京多條具有國際先進(jìn)水平的深亞微米CMOS工藝線的建成，國家級(jí)的MPW計(jì)劃會(huì)得到飛速發(fā)展。

3.3 臺(tái)灣地區(qū)的MPW加工服務(wù)

1992年在臺(tái)灣科學(xué)委員會(huì)的支持下，成立了集成電路設(shè)計(jì)和系統(tǒng)設(shè)計(jì)研究中心CIC。其目的是對(duì)大專院校的集成電路/系統(tǒng)設(shè)計(jì)提供MPW服務(wù)，對(duì)集成電路/系統(tǒng)設(shè)計(jì)人員進(jìn)行培訓(xùn)，并推動(dòng)產(chǎn)業(yè)界與學(xué)院的合作研究項(xiàng)目。到目前為止，CIC已為超過100家的臺(tái)灣院校提供了MPW服務(wù)，總計(jì)有3909個(gè)IC項(xiàng)目流片成功，其中，76家大專院校有3423項(xiàng)，40多家研究所和產(chǎn)業(yè)界有486項(xiàng)。在EDA工具方面，有多家的IC/SYSTEM設(shè)計(jì)工具已運(yùn)用在MPW的設(shè)計(jì)流程中。到目前為止，已有91家大專院校安裝了14 100多個(gè)EDA工具的許可證，另外，0.6ìm 1P3M CMOS、0.35ìm1P4M CMOS、0.25 ìm1P5M CMOS和0.18ìm1P6M CMOS的標(biāo)準(zhǔn)單元庫已開始使用。除了常規(guī)MPW服務(wù)，CIC還向大專院校提供培訓(xùn)：2001年有7000人次，每年還有2次為產(chǎn)業(yè)界提供的高級(jí)培訓(xùn)。

臺(tái)灣積體電路制造股份公司（臺(tái)積公司：TSMC）從1998年提供MPW服務(wù)，成為全球IC設(shè)計(jì)的重要伙伴。2000年以來臺(tái)積公司提供了100多次MPW服務(wù)，并完成了1000個(gè)以上IC芯片項(xiàng)目的研制。目前，臺(tái)積公司已分別與上海集成電路設(shè)計(jì)研究中心、北京大學(xué)微處理器研究開發(fā)中心合作，提供MPW服務(wù)。

4 我國大陸地區(qū)MPW服務(wù)基地的建設(shè)

由于大陸地區(qū)原有微電子研究機(jī)構(gòu)的歷史配置，在進(jìn)入基于MPW服務(wù)方式后，這些研究機(jī)構(gòu)先后都介入了IC設(shè)計(jì)的MPW服務(wù)領(lǐng)域，并開始建立相應(yīng)的MPW服務(wù)基地。

4.1 上海復(fù)旦大學(xué)與集成電路設(shè)計(jì)研究中心（ICC）

上海復(fù)旦大學(xué)專用集成電路與系統(tǒng)國家重點(diǎn)實(shí)驗(yàn)室在上海市政府支持下，于1997年成立了"上海集成電路設(shè)計(jì)教育服務(wù)中心"。主要任務(wù)是IC設(shè)計(jì)人才培養(yǎng)和組織MPW服務(wù)。1997~1999年組織了6次MPW流片。2000~2001年上海市科委設(shè)立"上海多項(xiàng)目晶圓支援計(jì)劃"，把開展MPW列為國家集成電路設(shè)計(jì)上海產(chǎn)業(yè)化基地的重點(diǎn)工作。在市科委組織下，復(fù)旦大學(xué)專用集成電路與系統(tǒng)國家重點(diǎn)實(shí)驗(yàn)室與ICC實(shí)現(xiàn)強(qiáng)強(qiáng)聯(lián)合，面向全國，于2000年組織了3次、2001年組織了5次MPW流片。ICC于2001年底正式與TSMC達(dá)成合作協(xié)議，開展0.35ìm MPW流片服務(wù)。2002年與中芯國際集成電路制造（上海）有限公司（SMIC）合作推出本土0.35ìm及以下工藝的MPW流片服務(wù)。從ICC設(shè)立的網(wǎng)站(icc.sh.cn) 可了解MPW最新動(dòng)態(tài)和幾乎所有的MPW服務(wù)信息。

4.2 南京東南大學(xué)射頻與光電子集成電路研究所

1998年，南京東南大學(xué)射光所以境外教育機(jī)構(gòu)的身份正式加入美國MOSIS，并簽訂有關(guān)協(xié)議，由此可獲得多種工藝流片服務(wù)。2000年5月與法國的CMP簽訂了合作協(xié)議。1999年底受教育部委托，舉辦了"無生產(chǎn)線集成電路設(shè)計(jì)技術(shù)"高級(jí)研討班。從2000年開始建立了MPW服務(wù)網(wǎng)頁，通過網(wǎng)頁向公眾公布流片時(shí)間及加入MPW的流程和手續(xù)，目前，高速數(shù)字射頻和光電芯片測試系統(tǒng)已開始運(yùn)行，準(zhǔn)備為全國超高速數(shù)字、射頻和光電芯片研究提供技術(shù)支持，有許多高校、研究單位、公司已成為射光所MPW成員。

4.3 國家集成電路設(shè)計(jì)產(chǎn)業(yè)化（北京）基地MPW加工服務(wù)中心

在北京市政府的支持與直接參與下建立了"北京集成電路設(shè)計(jì)園有限責(zé)任公司"。正在建設(shè)中的國家集成電路設(shè)計(jì)產(chǎn)業(yè)化（北京）基地MPW加工服務(wù)中心由北京華興微電子有限公司為承擔(dān)單位，聯(lián)合清華大學(xué)、北京大學(xué)共同建設(shè)。

4.4 北方微電子產(chǎn)業(yè)基地TSMC MPW技術(shù)服務(wù)中心

篇3

關(guān)鍵詞:STIL; EDA; IEEE

1STIL簡介

STIL是Standard Test Interface Languagefor Digital Test Vector Data.的簡稱,它是一種聯(lián)系EDA(集成電路設(shè)計(jì)端)和ATE(集成電路測試端)的通用接口語言。

近十年來,各集成電路制造商在考慮前端設(shè)計(jì)、后端仿真,直到產(chǎn)生測試數(shù)據(jù)的時(shí)候都有各自的一套流程以及相對(duì)固定的數(shù)據(jù)格式(如圖1所示),舉例來說,對(duì)于一個(gè)新的產(chǎn)品,要產(chǎn)生ATE可以識(shí)別的測試數(shù)據(jù)(程序),必須取決于使用何種EDA工具,集成電路廠商使用何種格式的數(shù)據(jù)來仿真測試,以及在最終選擇那個(gè)廠家/型號(hào)的ATE來進(jìn)行實(shí)測。我們可以看到,在這一過程中并沒有一個(gè)統(tǒng)一的標(biāo)準(zhǔn),使得各個(gè)集成電路廠商的仿真數(shù)據(jù)和ATE的測數(shù)據(jù)之間需要互相轉(zhuǎn)換,而STIL的出現(xiàn)使這一過程變得簡單而迅速(如圖2所示)。

無論使用哪種EDA工具,都可以通過STIL轉(zhuǎn)換到各大廠家的ATE設(shè)備上使用,這種標(biāo)準(zhǔn)化的流程有利于:

(1)縮短整個(gè)從設(shè)計(jì)到測試的周期;

(2)減少中間環(huán)節(jié),減少因?yàn)闃?biāo)準(zhǔn)不一而發(fā)生錯(cuò)誤或不兼容的可能性;

(3)便于調(diào)試和維護(hù);

(4)擴(kuò)大可測性設(shè)計(jì)(Design for Test,DFT)的使用范圍。

2STIL的構(gòu)架

2.1 STIL的使用模型

圖3 是一個(gè)STIL的基本使用模型和流程。從邏輯仿真或ATPG產(chǎn)生STIL格式的數(shù)據(jù),通過Manipulation工具產(chǎn)生后一步ATE需要的轉(zhuǎn)換規(guī)則和指令,通過ATE的翻譯工具/編譯結(jié)合這些規(guī)則和指令就可以產(chǎn)生兩方面的測試文件/代碼:Diagnostic(用于調(diào)試),測試向量文件。另外,從ATE得到的測試結(jié)果也可以以一定的格式送回到EDA段來幫助分析和調(diào)試。

2.2 STIL的基本構(gòu)架

2.2.1 IEEE Std. 1450-1999

IEEE1450-1999主要包括以下3部分內(nèi)容:

(1) EDA環(huán)境到ATE環(huán)境的大容量的數(shù)字信號(hào)測試的向量文件的變換。

(2) 定義數(shù)字信號(hào)測試的向量所對(duì)應(yīng)的被測元器件(Device under Test,簡稱DUT),pattern,format和timing。

(3) 產(chǎn)生像SCAN,BIST這樣的結(jié)構(gòu)測試的向量文件。

圖4是一個(gè)500ns周期的輸入信號(hào)波形在STIL中的描述。值得注意的是“0”“1”并不是通常我們理解的“低”或是“高”。在STIL里它們被稱為波形變量(waveform char),在實(shí)際使用的時(shí)候可以是0-9,或是a-z的任意符號(hào)。只要是在ATE能力允許的范圍內(nèi),波形的種類也沒有限制。

圖5是一個(gè)500ns周期的輸出信號(hào)波形,即需要ATE進(jìn)行采用的信號(hào)在STIL中的描述。CompareHigh/CompareLow,CompareHigh Window/ C- ompareLowWindow分別對(duì)應(yīng)高/低的時(shí)間點(diǎn)采樣和時(shí)間段采樣。

2.2.2 IEEE Std. 1450.2

IEEE1450.2是STIL中對(duì)于DC參數(shù)的設(shè)定,主要包括以下3部分內(nèi)容:

(1)集成電路電源參數(shù)設(shè)定

(2)各I/O引腳( pin)的電壓/電流參數(shù)

(3)集成電路的上下電順序。

2.2.3 其它IEEE標(biāo)準(zhǔn)

上面兩類基本的參數(shù)構(gòu)成了STIL基本的框架,此外,以下標(biāo)準(zhǔn)是最新制定完成或正在制訂的標(biāo)準(zhǔn):

(1)1450.1(Design Environment)

增加了Variable clock,pattern的burst功能,pattern中互相調(diào)用的實(shí)現(xiàn)。

(2)1450.6(CTL)

嵌入式內(nèi)核的測試標(biāo)準(zhǔn)。

(3)1450.4, 5

標(biāo)準(zhǔn)測試流程

(4) 1450.7

標(biāo)準(zhǔn)混合信號(hào)測試規(guī)范

3STIL的現(xiàn)狀和總結(jié)

3.1 現(xiàn)狀

目前,STIL在歐美和日本等集成電路產(chǎn)業(yè)發(fā)達(dá)國家已經(jīng)普遍使用。在美國,Intel,IBM,TI,Freesacale,NS等巨頭已經(jīng)紛紛采用STIL來作為集成電路設(shè)計(jì)到測試的標(biāo)準(zhǔn)數(shù)據(jù)格式。在日本,以Toshiba為首的集成電路制造大廠也在積極推動(dòng)STIL成為業(yè)界標(biāo)準(zhǔn)。

另外,有關(guān)STIL的一些產(chǎn)品也開始使用。例如,目前Synopsys的TetraMAX,Mentor的FastScan和Cadence EncounterTest已經(jīng)同時(shí)支持WGL和STIL。

3.2總結(jié)

1)STIL成為EDA-ATE間的標(biāo)準(zhǔn)接口是大勢所趨。

2)集成電路產(chǎn)業(yè)鏈各部分都在為STIL開發(fā)新的工具和產(chǎn)品。

參考文獻(xiàn)

[1]IEEE Std 1450-1999(Basic STIL).

[2]IEEE Std 1450.2 (DC Level).

[3]IEEE Std 1450.1-2005 (Design).

[4] IEEE Std. 1450.6-2005 (CTL).

篇4

關(guān)鍵詞：閂鎖效應(yīng)；高阻襯底；多子保護(hù)環(huán)

一 引言

在中小功率智能集成電路研發(fā)中，為了提高電路性能和和電路的可靠性，縮小整機(jī)系統(tǒng)的體積、能耗，以及降低成本，較普遍地采用低壓微功耗控制電路和高壓功率晶體管的單片集成方案，其中功率晶體管的設(shè)計(jì)，都應(yīng)用RESURF及場板終端等原理，來確保實(shí)現(xiàn)高耐壓。這類芯片通常所用的Si襯底材料具有輕摻雜的高阻特征，在對(duì)抗閂鎖問題的大量研究這與普通CMOS電路中有所不同，針對(duì)功率集成電路中可能存在閂鎖效應(yīng)的研究目前還比較少。事實(shí)上，由于采用高阻襯底，使寄生電阻R變的更大。因此，功率集成電路中閂鎖效應(yīng)更為嚴(yán)重的。針對(duì)功率集成電路中的閂鎖產(chǎn)生的機(jī)理，本文通過增加適當(dāng)?shù)谋Ｗo(hù)環(huán)結(jié)構(gòu)，得到了一種抗閂鎖效應(yīng)的有效方法。

二 閂鎖效應(yīng)以及抗閂鎖效應(yīng)的有效方法

1、閂鎖效應(yīng)的產(chǎn)生

閂鎖效應(yīng)是CMOS工藝所特有的一種寄生效應(yīng)，它會(huì)導(dǎo)致電路的嚴(yán)重失效，甚至把芯片燒毀。閂鎖效應(yīng)是由NMOS的有源區(qū)、N阱、P襯底、PMOS的有源區(qū)構(gòu)成的n-p-n-p結(jié)構(gòu)產(chǎn)生的。閂鎖的形成是當(dāng)其中一個(gè)三極管正偏時(shí)，就會(huì)構(gòu)成正反饋。避免閂鎖的方法就是使寄生的三極管不會(huì)處于正偏狀態(tài)，那么就要減小襯底和N阱的寄生電阻。 靜電會(huì)對(duì)電子元器件產(chǎn)生影響，是一種看不見的破壞力。半導(dǎo)體器件失效的主要原因之一是ESD 和相關(guān)的電壓瞬變都會(huì)引起閂鎖效應(yīng)。如果有一個(gè)強(qiáng)電場加在器件結(jié)構(gòu)中的氧化物薄膜上，那么該氧化物薄膜就會(huì)因介質(zhì)擊穿而損壞。很細(xì)的金屬化跡線會(huì)由于大電流而損壞，并且會(huì)由于浪涌電流造成的過熱而形成開路。這也就是所謂的“閂鎖效應(yīng)”。在閂鎖情況下，器件在電源與地之間形成短路，造成大電流、電過載和器件損壞。

2、高壓功率集成電路中的閂鎖效應(yīng)

在許多功率集成電路中，所使用的基本電路的整個(gè)結(jié)構(gòu)可以分為三部分：左邊是低壓PMOS;中間是低壓NMOS；右邊是功率LDMOS晶體管。如下圖所示，就是典型的功率集成電路，這種橫向高壓NMOS管，通過高阻n型漂移區(qū)來實(shí)現(xiàn)高耐壓。整個(gè)集成架構(gòu)采用了以高壓LDMOS設(shè)計(jì)優(yōu)先，兼容低壓CMOS工藝的方案，共同使用同一個(gè)高阻襯底，所以寄生擴(kuò)展電阻R會(huì)很大。由于在高壓功率集成電路中的低壓供電都是由內(nèi)部高壓電源直接在片上產(chǎn)生的，如果高壓電源紋波較大，將使流過R的電流隨之發(fā)生變化。當(dāng)K兩端的電壓降可以開啟寄生的橫向三極管T2時(shí)，那么T2就會(huì)從寄生三極管T1的基極抽取大量電流導(dǎo)致Ti的導(dǎo)通，結(jié)果Ti和T2就構(gòu)成了正反饋回路，那么閂鎖效應(yīng)就會(huì)發(fā)生。因此可以得到以下結(jié)論：在上述功率集成電路結(jié)構(gòu)中，只要高壓LDMOS管本身的寄生三極管效應(yīng)不被觸發(fā)，整體電路閂鎖效應(yīng)發(fā)生與否僅由取決于低壓CMOS單元的寄生效應(yīng)；而在流經(jīng)R上的電流不變的情況下，盡可能地減小R的數(shù)值是抑制或者避免發(fā)生閂鎖效應(yīng)的最重要措施。

3、抗閂鎖效應(yīng)的方法--- 多子保護(hù)環(huán)

通過前面的分析可以得出，減小R的數(shù)值是抑制或者避免發(fā)生閂鎖效應(yīng)的最重要措施。

那么可以有多種減小R數(shù)值的方法，本文采用的是多子吸收環(huán)方案。因?yàn)樵诠潭ㄆ珘合耼阱反偏漏電流的大小是可以確定的，如果增設(shè)與原先R并聯(lián)的空穴電流泄放通道R1，那么就可以使引發(fā)閂鎖效應(yīng)的有效觸發(fā)電壓明顯的降低。設(shè)計(jì)如圖所示：

在高阻襯底的功率集成電路設(shè)計(jì)中，采用類似的結(jié)構(gòu)相比用其他方法抑制閂鎖效應(yīng)的效果應(yīng)該更顯著，工藝也更易兼容，并且此結(jié)構(gòu)已經(jīng)成功應(yīng)用于保護(hù)那些易受瞬態(tài)上沖的I/O電路。為了觀察改進(jìn)的效果，采用(10歐姆．cm)的普通Si襯底和（歐姆-cm）的高阻Si襯底在相同工藝條件和幾何結(jié)構(gòu)下進(jìn)行模擬仿真，結(jié)果和預(yù)想的完全一致。

三 總結(jié)

閂鎖效應(yīng)會(huì)嚴(yán)重導(dǎo)致電路的失效，造成極大的危害，所以本文采用了多子保護(hù)環(huán)的方法來抗閂鎖效應(yīng)。在功率集成電路設(shè)計(jì)中，增加襯底多子保護(hù)環(huán)用來預(yù)防閂鎖效應(yīng)方面有著較好的效果，多子保護(hù)環(huán)的寬度越大，擴(kuò)散越深，對(duì)閂鎖的預(yù)防效果越明顯。但是考慮剄工藝的兼容性，可有兩種選擇：(1)利用PHV工序做多子保護(hù)環(huán)，效果較好但占用版圖面積稍大（為最小設(shè)計(jì)規(guī)則的兩倍）；(2)選用p+保護(hù)環(huán)，該方法在滿足要求的情況下可以有較小的面積開銷和設(shè)計(jì)自由度。實(shí)際工藝應(yīng)用中，建議采用p+多子環(huán)。

參考文獻(xiàn)

[1] CHAN W W T,SIN K 0, MOK P K T,et aI.A power IC technology with excejlent cross-talk isolation[J].IEEE EDL,1996，17(10)：467-469.

[2]唐晨，孫偉鋒，陸生禮．CMOS電路中抗Latch- up的保護(hù)環(huán)結(jié)構(gòu)研究[Jl.現(xiàn)代電子技術(shù)，2006，29(4)：109-111．

[3]王書凱，程?hào)|方，徐志平，等．適用于智能功率IC的700 V Double-Resurf LDMOS研究[J].微計(jì)算機(jī)信息，2007，23(23)：270-271.

[4] TROUTMAN R R.CMOS技術(shù)中的閂鎖效應(yīng)――問題及其解決方法[M].嵇光大，等譯．北京：科學(xué)出版社，1996：148-155．

作者簡介

篇5

《推進(jìn)綱要》出臺(tái)正逢其時(shí)

集成電路產(chǎn)業(yè)是信息技術(shù)產(chǎn)業(yè)的核心，是支撐經(jīng)濟(jì)社會(huì)發(fā)展和保障國家安全的戰(zhàn)略性、基礎(chǔ)性和先導(dǎo)性產(chǎn)業(yè)。當(dāng)前和今后一段時(shí)期是我國集成電路產(chǎn)業(yè)發(fā)展的重要戰(zhàn)略機(jī)遇期和攻堅(jiān)期，加快推進(jìn)集成電路產(chǎn)業(yè)發(fā)展，對(duì)轉(zhuǎn)變經(jīng)濟(jì)發(fā)展方式、保障國家安全、提升綜合國力具有重大戰(zhàn)略意義。

集成電路作為目前幾乎所有信息產(chǎn)品的物理載體，屬于牽涉國家安全重中之重的戰(zhàn)略性產(chǎn)業(yè)。但是，長期以來，它卻一直是我國的短板產(chǎn)業(yè)，集成電路進(jìn)口金額已經(jīng)超過原油，成為我國第一大進(jìn)口商品。有中國海關(guān)總署的數(shù)據(jù)佐證，2013 年全年，中國集成電路進(jìn)口量 2663 億塊，同比增長 10.13%，進(jìn)口金額達(dá) 2313 億美元，同比增長20.47%。而同期中國原油進(jìn)口 2.8 億噸，總金額 2196 億美元。與此同時(shí)，我國集成電路產(chǎn)業(yè)銷售額只有2400億元，大約只是進(jìn)口額的六分之一。

工業(yè)和信息化部副部長楊學(xué)山在6月24日的新聞會(huì)上介紹《推進(jìn)綱要》的相關(guān)情況時(shí)，也用一串?dāng)?shù)據(jù)說明了現(xiàn)狀：我國信息技術(shù)產(chǎn)業(yè)規(guī)模多年位居世界第一，2013年產(chǎn)業(yè)規(guī)模達(dá)到12.4萬億元，生產(chǎn)了14.6億部手機(jī)、3.4億臺(tái)計(jì)算機(jī)、1.3億臺(tái)彩電，但主要以整機(jī)制造為主，由于以集成電路和軟件為核心的價(jià)值鏈核心環(huán)節(jié)缺失，行業(yè)平均利潤率僅為4.5%，低于工業(yè)平均水平1.6個(gè)百分點(diǎn)。但是，我國擁有全球最大、增長最快的集成電路市場，2013年規(guī)模達(dá)9166億元，占全球市場份額的50%左右，預(yù)計(jì)到2015年市場規(guī)模將達(dá)1.2萬億元。

因此，在我國集成電路產(chǎn)業(yè)做大做強(qiáng)的核心技術(shù)缺乏、產(chǎn)品難以滿足市場需求等問題存在的當(dāng)前，出臺(tái)《推進(jìn)綱要》，無疑是為我國集成電路產(chǎn)業(yè)的興旺發(fā)展提供了堅(jiān)實(shí)的政策基礎(chǔ)，給我國集成電路全產(chǎn)業(yè)鏈的整體大發(fā)展注入了一針“強(qiáng)心劑”。

《推進(jìn)綱要》部署張弛有道

我國集成電路產(chǎn)業(yè)的競爭力之所以不強(qiáng)，楊部長在新聞會(huì)上總結(jié)了四點(diǎn)原因：一是企業(yè)融資瓶頸突出。骨干企業(yè)自我造血機(jī)能差，國內(nèi)融資成本高，社會(huì)資本也因集成電路產(chǎn)業(yè)投入資金額大、回報(bào)周期相對(duì)較長而缺乏投資意愿；二是持續(xù)創(chuàng)新能力不強(qiáng)。領(lǐng)軍人才匱乏，企業(yè)小散弱，全行業(yè)研發(fā)投入不足英特爾一家公司的六分之一；三是產(chǎn)業(yè)發(fā)展與市場需求脫節(jié)，“芯片―軟件―整機(jī)―系統(tǒng)―信息服務(wù)”產(chǎn)業(yè)鏈協(xié)同格局尚未形成，內(nèi)需市場優(yōu)勢得不到充分發(fā)揮；四是適應(yīng)產(chǎn)業(yè)特點(diǎn)的政策環(huán)境還不完善。他指出：“《推進(jìn)綱要》的實(shí)施，就是要破解上述難題，為產(chǎn)業(yè)發(fā)展創(chuàng)造良好環(huán)境。”

《推進(jìn)綱要》凝練了推進(jìn)產(chǎn)業(yè)發(fā)展的四項(xiàng)主要任務(wù)，更加突出企業(yè)的主體地位，以需求為導(dǎo)向，以技術(shù)創(chuàng)新、模式創(chuàng)新和體制機(jī)制創(chuàng)新為動(dòng)力，破解產(chǎn)業(yè)發(fā)展瓶頸，著力發(fā)展集成電路設(shè)計(jì)業(yè)，加速發(fā)展集成電路制造業(yè)，提升先進(jìn)封裝測試業(yè)發(fā)展水平，突破集成電路關(guān)鍵裝備和材料，推動(dòng)集成電路產(chǎn)業(yè)重點(diǎn)突破和整體提升，實(shí)現(xiàn)跨越式發(fā)展。

楊部長進(jìn)一步從細(xì)分行業(yè)的角度講解了各自的發(fā)展重點(diǎn)：在設(shè)計(jì)業(yè)方面，圍繞產(chǎn)業(yè)鏈開展布局，近期重點(diǎn)聚焦移動(dòng)智能和網(wǎng)絡(luò)通信核心技術(shù)和產(chǎn)品，提升信息技術(shù)產(chǎn)業(yè)核心競爭力；加緊部署云計(jì)算、物聯(lián)網(wǎng)、大數(shù)據(jù)用關(guān)鍵芯片和軟件，創(chuàng)新商業(yè)模式，搶占未來產(chǎn)業(yè)發(fā)展制高點(diǎn)；分領(lǐng)域、分門類，逐步突破智能電網(wǎng)、智能交通、金融電子等行業(yè)應(yīng)用核心芯片與軟件。在制造業(yè)方面，抓住技術(shù)變革的有利時(shí)機(jī)，突破投融資瓶頸，加快先進(jìn)生產(chǎn)線建設(shè)，提升綜合能力，建立可持續(xù)的盈利模式。同時(shí)兼顧特色工藝發(fā)展。在封裝測試業(yè)方面，提升芯片級(jí)封裝、圓片級(jí)封裝、硅通孔、三維封裝等先進(jìn)封裝和測試技術(shù)層次，擴(kuò)大規(guī)模。在裝備和材料業(yè)方面，加強(qiáng)裝備、材料與工藝的結(jié)合，研發(fā)光刻機(jī)、刻蝕機(jī)、離子注入機(jī)等關(guān)鍵設(shè)備，開發(fā)光刻膠、大尺寸硅片等關(guān)鍵材料，快速形成配套能力。

《推進(jìn)綱要》保障錢權(quán)并重

《推進(jìn)綱要》提出的保障措施在繼承了18號(hào)文、4號(hào)文中包括財(cái)稅、投融資、研究開發(fā)、進(jìn)出口、人才、知識(shí)產(chǎn)權(quán)、市場等現(xiàn)有政策的基礎(chǔ)上，重點(diǎn)增加了三個(gè)內(nèi)容。

一是加強(qiáng)組織領(lǐng)導(dǎo)，成立國家集成電路產(chǎn)業(yè)發(fā)展領(lǐng)導(dǎo)小組，負(fù)責(zé)產(chǎn)業(yè)發(fā)展推進(jìn)工作的統(tǒng)籌協(xié)調(diào)，強(qiáng)化頂層設(shè)計(jì)，整合調(diào)動(dòng)各方面資源，解決重大問題，根據(jù)產(chǎn)業(yè)發(fā)展情況的變化，實(shí)時(shí)動(dòng)態(tài)調(diào)整產(chǎn)業(yè)發(fā)展戰(zhàn)略。并成立由有關(guān)專家組成的咨詢委員會(huì)。

二是設(shè)立國家集成電路產(chǎn)業(yè)投資基金。重點(diǎn)吸引大型企業(yè)、金融機(jī)構(gòu)以及社會(huì)資金對(duì)基金進(jìn)行出資?；饘?shí)行市場化、專業(yè)化運(yùn)作，減少政府對(duì)資源的直接配置，推動(dòng)資源配置依據(jù)市場規(guī)則、市場競爭實(shí)現(xiàn)效益最大化和效率最優(yōu)化?；鹬С謬@產(chǎn)業(yè)鏈布局，重點(diǎn)支持集成電路制造領(lǐng)域，兼顧設(shè)計(jì)、封裝測試、裝備、材料環(huán)節(jié)，推動(dòng)企業(yè)提升產(chǎn)能水平和實(shí)行兼并重組、規(guī)范企業(yè)治理，形成良性自我發(fā)展能力。

三是加大金融支持力度。重點(diǎn)在創(chuàng)新信貸產(chǎn)品和金融服務(wù)、支持企業(yè)上市和發(fā)行融資工具、開發(fā)保險(xiǎn)產(chǎn)品和服務(wù)等方面，對(duì)集成電路產(chǎn)業(yè)給予支持。

集成電路行業(yè)的崛起，是實(shí)現(xiàn)從“中國制造”向“中國智造”轉(zhuǎn)變的重要一環(huán) ，也是保障國家信息安全的重要基礎(chǔ)?！锻七M(jìn)綱要》可以說是集成電路產(chǎn)業(yè)的一次新機(jī)遇。中國芯將借助《推進(jìn)綱要》這股東風(fēng)，順勢起飛！

鏈接

各方評(píng)說

制造、封裝、測試方

――此次《推進(jìn)綱要》中關(guān)于發(fā)展集成電路制造業(yè)制造這項(xiàng)，國家確實(shí)不僅指出要加快45/40nm、32/28nm等先進(jìn)工藝開發(fā)，更指出大力發(fā)展模擬及數(shù)模混合、MEMS、高壓、射頻等特色專用工藝生產(chǎn)線。考慮周全，接地氣，不再單純以先進(jìn)工藝論英雄。

――以市場需求為導(dǎo)向，包括中國市場、國際市場，爭取“設(shè)計(jì)”達(dá)到世界領(lǐng)先，“制造”能配合上自身的“設(shè)計(jì)”，“封裝測試”跟進(jìn)，全產(chǎn)業(yè)鏈共進(jìn)，改變國內(nèi)設(shè)計(jì)企業(yè)很多到國外甚至是到臺(tái)灣流片的局面，最終達(dá)到芯片大部分乃至全部國產(chǎn)化（中國芯）。

IC設(shè)計(jì)方

――《推進(jìn)綱要》中提到要重點(diǎn)提高在移動(dòng)智能終端、數(shù)字電視、網(wǎng)絡(luò)通信等量大面廣行業(yè)的芯片設(shè)計(jì)能力。毫無疑問，它是正確的，但還不夠。要提升行業(yè)相關(guān)的芯片設(shè)計(jì)能力，不僅僅需要國家從集成電路設(shè)計(jì)端予以扶持，也要考慮讓整個(gè)市場變得更加靈活與開放，減少不必要的局部非市場化的行政規(guī)定和干預(yù)。

渠道分銷方

――歐美的元器件分銷商伴隨著歐美半導(dǎo)體強(qiáng)勢崛起而遍布全球；臺(tái)灣的幾大元器件分銷巨頭伴隨著臺(tái)灣集成電路產(chǎn)業(yè)鏈崛起而占領(lǐng)了整個(gè)亞太地區(qū)；中國本土的元器件分銷商要想真正崛起，也需要中國本土IC公司的真正強(qiáng)大并且在分銷管理上與國際巨頭接軌！

創(chuàng)投方

――國家對(duì)集成電路的產(chǎn)業(yè)扶植，思路上有了重大改變：從撒胡椒面式的研發(fā)補(bǔ)助，轉(zhuǎn)變到重視投資回報(bào)，由專業(yè)團(tuán)隊(duì)管理的股權(quán)投資。這體現(xiàn)了對(duì)市場和企業(yè)主體的重視，是國家意志和市場機(jī)制的完美結(jié)合。

――希望這次對(duì)集成電路產(chǎn)業(yè)的支持，能夠從創(chuàng)業(yè)、融資、貸款、并購、上市等各方面切實(shí)支持集成電路企業(yè)，降低創(chuàng)業(yè)成本，讓廣大苦逼的創(chuàng)業(yè)者獲得產(chǎn)業(yè)發(fā)展的紅利，讓中國的集成電路行業(yè)成為冒險(xiǎn)家的樂園。

篇6

關(guān)鍵詞:項(xiàng)目教學(xué);數(shù)字電路;課程設(shè)置;教學(xué)實(shí)例

項(xiàng)目教學(xué)是將某門專業(yè)課程按類別分為若干知識(shí)和技能單元,每個(gè)知識(shí)和技能單元作為一個(gè)教學(xué)項(xiàng)目,每個(gè)教學(xué)項(xiàng)目都以應(yīng)用該項(xiàng)知識(shí)和技能完成一個(gè)具體的項(xiàng)目任務(wù)作為目標(biāo),所以,項(xiàng)目教學(xué)是將理論與實(shí)踐融于一體的教學(xué)模式。把理論知識(shí)和實(shí)踐知識(shí)較好的融于到具體項(xiàng)目是搞好項(xiàng)目教學(xué)的關(guān)鍵,所以,數(shù)字電路課程結(jié)構(gòu)必須按照項(xiàng)目教學(xué)模式來重新設(shè)置,本文結(jié)合作者項(xiàng)目教學(xué)實(shí)踐經(jīng)驗(yàn)和研究工作對(duì)基于項(xiàng)目教學(xué)模式的數(shù)字電路課程設(shè)置進(jìn)行淺顯探討。

一、課程的性質(zhì)與作用

《數(shù)字電路》是高等職業(yè)院校電子信息專業(yè)、通信專業(yè)等電類專業(yè)的一門核心職業(yè)技術(shù)基礎(chǔ)課,是實(shí)踐性較強(qiáng)的課程。

本課程主要針對(duì)企業(yè)生產(chǎn)第一線產(chǎn)品裝配、調(diào)試、檢驗(yàn)、維修、生產(chǎn)管理等崗位。通過基于工作任務(wù)的項(xiàng)目式教學(xué),培養(yǎng)學(xué)生的邏輯電路分析能力、邏輯電路設(shè)計(jì)能力(即用中小規(guī)模集成電路設(shè)計(jì)具有一定功能的邏輯電路,而不是設(shè)計(jì)一個(gè)編碼器、譯碼器、計(jì)數(shù)器等)、常用儀器儀表使用能力(如雙蹤示波器、穩(wěn)壓電源、信號(hào)源、計(jì)數(shù)器、頻率計(jì)、萬用表等儀器儀表使用能力)、邏輯電路制作能力、故障排除能力、仿真工具使用能力、自學(xué)能力、設(shè)計(jì)報(bào)告編寫能力及職業(yè)素質(zhì)養(yǎng)成,本課程培養(yǎng)的核心能力是邏輯電路分析能力、邏輯電路設(shè)計(jì)能力。

二、課程結(jié)構(gòu)整體設(shè)計(jì)

課程教學(xué)設(shè)計(jì)的理念:以項(xiàng)目教學(xué)開展課程教學(xué);實(shí)現(xiàn)理論實(shí)踐一體化教學(xué);以職業(yè)能力培養(yǎng)為主線,以應(yīng)用為目的。依據(jù)此理念設(shè)計(jì)出的課程教學(xué)內(nèi)容體系如圖1所示。

項(xiàng)目實(shí)驗(yàn)包括單元實(shí)驗(yàn)、仿真實(shí)驗(yàn)、設(shè)計(jì)實(shí)驗(yàn)3個(gè)方面?！皢卧獙?shí)驗(yàn)”訓(xùn)練常用電子儀器的使用方法和數(shù)字電路的基本測試方法,它所涉及的內(nèi)容與課堂教學(xué)內(nèi)容緊密相關(guān),充分體現(xiàn)課程的實(shí)踐性。“仿真實(shí)驗(yàn)”主要利用EWB平臺(tái)進(jìn)行實(shí)驗(yàn),使學(xué)生掌握仿真工具的使用方法,并能利用仿真工具對(duì)一些設(shè)計(jì)實(shí)驗(yàn)、項(xiàng)目實(shí)訓(xùn)內(nèi)容進(jìn)行仿真?！霸O(shè)計(jì)實(shí)驗(yàn)”是通過常用的數(shù)字集成電路實(shí)現(xiàn)簡單功能的邏輯電路。

項(xiàng)目實(shí)訓(xùn)采用EWB仿真設(shè)計(jì)+實(shí)物制作相結(jié)合的手段,項(xiàng)目實(shí)訓(xùn)內(nèi)容主要利用中小規(guī)模集成電路實(shí)現(xiàn)具有一定功能的數(shù)字系統(tǒng)。在項(xiàng)目實(shí)訓(xùn)中鼓勵(lì)學(xué)生將課外科技活動(dòng)、數(shù)字電路制作大賽納入教學(xué)活動(dòng)中來,課內(nèi)外學(xué)習(xí)相互結(jié)合,使學(xué)生視野開闊、能力增強(qiáng)。

理論教學(xué)與實(shí)踐教學(xué)時(shí)間比例為1∶1;并安排2周課程設(shè)計(jì)進(jìn)行綜合實(shí)踐訓(xùn)練。

(一)項(xiàng)目設(shè)計(jì)的思路

項(xiàng)目設(shè)計(jì)的思路:設(shè)計(jì)的項(xiàng)目應(yīng)覆蓋整個(gè)工作領(lǐng)域和承載這個(gè)工作領(lǐng)域所需要的知識(shí)和技能;項(xiàng)目結(jié)構(gòu)劃分應(yīng)體現(xiàn)工作體系的特征;在以項(xiàng)目劃分為線索進(jìn)行工作分析的基礎(chǔ)上,合理設(shè)計(jì)項(xiàng)目結(jié)構(gòu)。

項(xiàng)目內(nèi)容設(shè)計(jì)具體原則:項(xiàng)目應(yīng)覆蓋知識(shí)點(diǎn)和技能要求;知識(shí)點(diǎn)的內(nèi)容應(yīng)最大限度地融于項(xiàng)目教學(xué)之中;項(xiàng)目大小要根據(jù)學(xué)習(xí)內(nèi)容進(jìn)度和要求來確定;項(xiàng)目內(nèi)容設(shè)計(jì)要考慮教學(xué)組織的可行性和合理性。

(二)課程教學(xué)實(shí)施思路

課程教學(xué)實(shí)施思路:理論教學(xué)主要結(jié)合在項(xiàng)目實(shí)驗(yàn)、項(xiàng)目實(shí)訓(xùn)中進(jìn)行教學(xué)。

課程的教學(xué)以項(xiàng)目作為核心實(shí)例帶動(dòng)知識(shí)點(diǎn)講授,以工作任務(wù)完成過程為主線選擇和組織課程內(nèi)容,以完成工作任務(wù)為主要學(xué)習(xí)方式,每一個(gè)項(xiàng)目分解為若干個(gè)工作任務(wù),通過每一個(gè)工作任務(wù)使學(xué)生掌握必要的理論知識(shí)和技能。大部分內(nèi)容教學(xué)實(shí)施在實(shí)驗(yàn)室中進(jìn)行理論實(shí)踐一體化教學(xué),可先分析再實(shí)踐,或先實(shí)踐再分析理論知識(shí),或隨講隨練,講練結(jié)合,工學(xué)交替,理論教學(xué)與實(shí)踐教學(xué)同步進(jìn)行。教學(xué)實(shí)施過程中突出“以職業(yè)能力培養(yǎng)為主線,以應(yīng)用為目的”原則,重點(diǎn)加強(qiáng)對(duì)學(xué)生實(shí)踐能力的培養(yǎng),通過對(duì)項(xiàng)目設(shè)計(jì)制作訓(xùn)練,培養(yǎng)學(xué)生綜合應(yīng)用知識(shí)的能力。

(三)實(shí)踐教學(xué)的4個(gè)層面

本課程教學(xué)模式是基于工作過程的項(xiàng)目式教學(xué),借助這種教學(xué)模式和項(xiàng)目實(shí)驗(yàn)、項(xiàng)目實(shí)訓(xùn)、課程設(shè)計(jì)3個(gè)實(shí)踐平臺(tái),構(gòu)建了由基礎(chǔ)訓(xùn)練、應(yīng)用訓(xùn)練、創(chuàng)新訓(xùn)練和綜合訓(xùn)練組成的“四個(gè)層面”的實(shí)踐教學(xué)體系,為學(xué)生實(shí)踐能力培養(yǎng)提供強(qiáng)有力保障,能使學(xué)習(xí)者在實(shí)踐活動(dòng)中主動(dòng)學(xué)習(xí)和有效應(yīng)用知識(shí),極大提高教學(xué)效果和學(xué)生職業(yè)能力培養(yǎng)的效率。

三、教學(xué)內(nèi)容的選取與規(guī)劃

(一)教學(xué)內(nèi)容選取依據(jù)

教學(xué)內(nèi)容要集中體現(xiàn)課程教學(xué)目標(biāo),內(nèi)容的選取應(yīng)該以企業(yè)對(duì)崗位知識(shí)能力要求和學(xué)生適應(yīng)崗位變化的可持續(xù)發(fā)展能力要求為依據(jù)。這就要求數(shù)字電路課程組的教師經(jīng)常到企業(yè)進(jìn)行知識(shí)和能力要求的調(diào)研,對(duì)企業(yè)所要求的知識(shí)點(diǎn)和能力進(jìn)行分析,根據(jù)調(diào)研結(jié)果及時(shí)調(diào)整教學(xué)內(nèi)容,使數(shù)字電路的內(nèi)容符合行業(yè)企業(yè)發(fā)展的需要。另外,教學(xué)內(nèi)容的選取還要考慮能較好地解決“基礎(chǔ)知識(shí)、技能與學(xué)生適應(yīng)崗位變化的可持續(xù)發(fā)展能力”的關(guān)系,“基礎(chǔ)知識(shí)與應(yīng)用能力”的關(guān)系,“理論與實(shí)踐”的融合關(guān)系、比例關(guān)系等關(guān)系,使《數(shù)字電路》課程內(nèi)容體系具有高等職業(yè)教育的針對(duì)性,適應(yīng)電子信息職業(yè)崗位能力的培養(yǎng)。

(二)教學(xué)內(nèi)容具體規(guī)劃

1、理論教學(xué)內(nèi)容。必修模塊:數(shù)字電路基礎(chǔ),邏輯門電路,組合邏輯電路,觸發(fā)器,時(shí)序邏輯電路,脈沖電路;選修模塊:半導(dǎo)體存儲(chǔ)器與可編程器件,數(shù)/模轉(zhuǎn)換與模/數(shù)轉(zhuǎn)換;拓展模塊:MAX+PLUSII軟件操作訓(xùn)練,用VHDL語言設(shè)計(jì)功能模塊(拓展模塊不納入正常教學(xué),利用課余時(shí)間結(jié)合數(shù)字電路設(shè)計(jì)制作競賽開展教學(xué),滿足部分學(xué)生需求)。

2、項(xiàng)目實(shí)訓(xùn)內(nèi)容。項(xiàng)目實(shí)訓(xùn)內(nèi)容體系如圖2所示,具體實(shí)訓(xùn)內(nèi)容:加法計(jì)算器的設(shè)計(jì)與制作包括邏輯門電路功能的測試和加法計(jì)算器的設(shè)計(jì)兩個(gè)項(xiàng)目。涉及相關(guān)知識(shí):與、或、非邏輯運(yùn)算,復(fù)合邏輯運(yùn)算,TTL門電路,OC門,三態(tài)門,TTL門電路、CMOS門電路的分類及其比較,TTL與CMOS數(shù)字集成電路的使用規(guī)則,邏輯代數(shù)的基本定律及規(guī)則,組合邏輯電路的描述,組合邏輯電路的分析,最小項(xiàng)與最大項(xiàng),常用數(shù)制與BCD碼;邏輯函數(shù)的化簡,組合電路設(shè)計(jì)方法,數(shù)字信號(hào)與模擬信號(hào),組合邏輯電路中的競爭-冒險(xiǎn)現(xiàn)象。搶答器的設(shè)計(jì)與制作包括譯碼器功能的測試、編碼器功能的測試、鎖存器功能的測試和搶答器電路設(shè)計(jì)等4個(gè)項(xiàng)目。涉及相關(guān)知識(shí):LED顯示器,顯示譯碼器,譯碼器,使用變量譯碼器實(shí)現(xiàn)組合邏輯函數(shù);編碼器,二進(jìn)制優(yōu)先編碼器功能擴(kuò)展;D 鎖存器;搶答器的組成框圖(包括編碼器、譯碼器、鎖存器)。計(jì)數(shù)器的設(shè)計(jì)與制作包括觸發(fā)器邏輯功能測試、簡單計(jì)數(shù)器邏輯功能測試、集成計(jì)數(shù)器功能測試和計(jì)數(shù)器的設(shè)計(jì)與調(diào)試等4個(gè)項(xiàng)目。涉及相關(guān)知識(shí):基本RS觸發(fā)器,同步觸發(fā)器,邊沿D觸發(fā)器,邊沿JK觸發(fā)器;時(shí)序邏輯電路的組成,計(jì)數(shù)器的類型,計(jì)數(shù)器的分頻功能,同步時(shí)序電路分析;集成四位二進(jìn)制加法計(jì)數(shù)器 74LS161,集成四位二進(jìn)制同步加法計(jì)數(shù)器 74LS163,集成異步十進(jìn)制計(jì)數(shù)器74LS290,可逆計(jì)數(shù)器74193;計(jì)數(shù)器模數(shù)的變化,振蕩器。數(shù)字鐘的設(shè)計(jì)與制作完成有一定功能數(shù)字鐘(能顯示小時(shí)分鐘基本功能)設(shè)計(jì)制作,這一個(gè)項(xiàng)目是對(duì)前面所有相關(guān)知識(shí)的綜合運(yùn)用和檢驗(yàn)。

四、教學(xué)組織與實(shí)施

教學(xué)組織與實(shí)施的思路:教學(xué)內(nèi)容結(jié)構(gòu)以項(xiàng)目和案例作為單元展開教學(xué)內(nèi)容,教學(xué)組織形式采取實(shí)際操作與講解相結(jié)合,單元學(xué)習(xí)時(shí)間為4課時(shí);教學(xué)過程中正確處理知識(shí)學(xué)習(xí)與工作任務(wù)的關(guān)系,做到知識(shí)學(xué)習(xí)為完成任務(wù)服務(wù),知識(shí)學(xué)習(xí)為技能形成服務(wù);最后,學(xué)生通過學(xué)習(xí)獲得報(bào)告、圖紙、工藝文件、作品等學(xué)習(xí)成果。

項(xiàng)目的具體組織實(shí)施過程中,重點(diǎn)考慮如何通過設(shè)計(jì)恰當(dāng)?shù)墓ぷ魅蝿?wù)引入相關(guān)理論知識(shí)。例如通過“三人表決電路設(shè)計(jì)”、“簡單加法計(jì)算電路設(shè)計(jì)”兩項(xiàng)工作任務(wù),引入組合電路設(shè)計(jì)方法、邏輯函數(shù)化簡方法等知識(shí)點(diǎn);通過這兩個(gè)任務(wù),學(xué)生容易理解化簡后結(jié)果盡可能用相同芯片去實(shí)現(xiàn)它,因此“與或式”結(jié)果不如“與非與非式”,“與或式”就意味著要用與門和或門,再簡單的邏輯函數(shù)至少要兩個(gè)芯片,“與非與非式”只用與非門,如果邏輯函數(shù)不復(fù)雜,一個(gè)芯片可解決問題。又如通過“用74160及簡單門電路構(gòu)成八進(jìn)制計(jì)數(shù)器(0-7)”和“數(shù)字鐘中分鐘指示電路設(shè)計(jì)與調(diào)試”兩個(gè)工作任務(wù),引入N進(jìn)制計(jì)數(shù)器的構(gòu)成方法:串接法(即級(jí)聯(lián)法)、復(fù) 位法、置數(shù)法。

五、教材編寫與選擇

項(xiàng)目式教學(xué)教材選用應(yīng)該是以主、輔兩本教材結(jié)合使用的選用原則。為了保證項(xiàng)目教學(xué)的順利實(shí)施,應(yīng)該以自編校本教材為主教材,選擇理論知識(shí)順序與校本教材基本一致的規(guī)劃教材為輔助教材。校本教材在章節(jié)順序上,以項(xiàng)目和工作任務(wù)為主線來編排內(nèi)容順序,兼顧學(xué)生的認(rèn)知規(guī)律,并將知識(shí)和能力有機(jī)地融入到完成工作任務(wù)的具體過程中;在內(nèi)容編排上,按先基本邏輯電路后邏輯部件、先單元電路后系統(tǒng)電路、先數(shù)字電路后脈沖電路的原則編排,實(shí)踐與理論在內(nèi)容上相互充實(shí)、相互補(bǔ)充,邊學(xué)邊做。

采用兩本教材的目的是滿足部分自學(xué)能力較強(qiáng)學(xué)生擴(kuò)展知識(shí)的需要,對(duì)一些內(nèi)部電路的分析、原理的分析,自學(xué)能力較強(qiáng)學(xué)生可通過自學(xué)獲得知識(shí),培養(yǎng)學(xué)生的自學(xué)能力。

六、項(xiàng)目教學(xué)實(shí)例

以“智力競賽搶答器的設(shè)計(jì)”這一項(xiàng)目為例說明項(xiàng)目教學(xué)的具體實(shí)施過程。這個(gè)項(xiàng)目的實(shí)施過程包括4個(gè)階段:

第一階段:任務(wù)布置。第一步是教師布置工作任務(wù),講解必要的相關(guān)知識(shí),如原理框圖;第二步是分小組討論,按強(qiáng)弱搭配原則分小組討論,教師參與學(xué)生的討論,提出要解決的關(guān)鍵問題,即如何實(shí)現(xiàn)數(shù)碼管顯示與按鍵數(shù)字相對(duì)應(yīng)的數(shù)碼,如何實(shí)現(xiàn)閉鎖功能,學(xué)生展開對(duì)這兩個(gè)問題的討論,教師逐步啟發(fā)學(xué)生,得到解決問題的基本方法。

第二階段:仿真設(shè)計(jì)。第一步是利用仿真平臺(tái)在仿真實(shí)驗(yàn)室中進(jìn)行仿真設(shè)計(jì),搭接電路并激活仿真軟件,查看所設(shè)計(jì)的電路能否實(shí)現(xiàn)工作任務(wù)所要求的技術(shù)指標(biāo);第二步是教師對(duì)學(xué)生仿真設(shè)計(jì)結(jié)果進(jìn)行考核。

第三階段:電路制作。第一步是學(xué)生在面包板上搭接電路,自行排除故障;第二步是分小組進(jìn)行答辯并考核。

第四階段:教師總結(jié)?？商暨x1-2個(gè)電路進(jìn)行演示,并講解工作原理。

通過本項(xiàng)目的學(xué)習(xí),學(xué)生不僅掌握了鎖存器、編碼器、顯示譯碼器的原理,動(dòng)手能力得到了很大提高,電路制作的速度、排除故障能力明顯提高。整個(gè)項(xiàng)目教學(xué)體現(xiàn)了課程整體設(shè)計(jì)的理念,應(yīng)用了計(jì)算機(jī)仿真、實(shí)驗(yàn)室制作教學(xué)手段,采用了項(xiàng)目教學(xué)式、小組討論式、啟發(fā)式等教學(xué)方法。

隨著數(shù)字技術(shù)的不斷發(fā)展,數(shù)字電路的教學(xué)內(nèi)容和模式應(yīng)不斷的改革,這就要求數(shù)字電路課程組老師在總結(jié)經(jīng)驗(yàn)的基礎(chǔ)上大膽創(chuàng)新,做到與時(shí)俱進(jìn),并在今后的教學(xué)過程中還要不斷深入研究和探索。

參考文獻(xiàn):

1、李珈.數(shù)字電路課程教學(xué)改革的實(shí)踐[J].職業(yè)教育研究,2008(6).

2、侯國相.項(xiàng)目教學(xué)法在數(shù)字電路課程教學(xué)中的實(shí)踐[J].遼寧教育行政學(xué)院學(xué)報(bào),2008(8).

篇7

【關(guān)鍵詞】數(shù)字IC靜態(tài)時(shí)序分析建立時(shí)間保持時(shí)間

1、引言：

當(dāng)代數(shù)字IC設(shè)計(jì)的規(guī)模和復(fù)雜性的不斷地在增加，設(shè)計(jì)的時(shí)序驗(yàn)證已經(jīng)成為制約成品率的一個(gè)重要因素。是否全面地分析設(shè)計(jì)的時(shí)序關(guān)系到產(chǎn)品的成敗。然而，設(shè)計(jì)過程中不可避免地會(huì)出現(xiàn)一些與要求時(shí)序相違背的情況，怎樣處理這些問題是靜態(tài)時(shí)序分析的一個(gè)重要的方面，本文主要闡述了對(duì)設(shè)計(jì)中靜態(tài)時(shí)序分析時(shí)序違背的處理方法。

2、靜態(tài)時(shí)序分析中時(shí)序分析對(duì)象

在靜態(tài)時(shí)序分析中，時(shí)序分析工作主要檢查設(shè)計(jì)的建立時(shí)間和保持時(shí)間。關(guān)于以上檢查目標(biāo)的概念，這里就不在贅述。設(shè)計(jì)的時(shí)序違背主要體現(xiàn)在這兩個(gè)時(shí)序目標(biāo)的違背。圖1是保持時(shí)間違背的情況，圖2是建立時(shí)間違背的情況

從圖1可以知道，保持時(shí)間的違背在電路上是相鄰的兩個(gè)寄存器之間的組合邏輯路徑延遲過小，導(dǎo)致前一個(gè)寄存器的數(shù)據(jù)在時(shí)鐘邊沿有效期的后段存入了后一個(gè)寄存器中，從而導(dǎo)致邏輯的混亂。而建立時(shí)間的違背則是相鄰的兩個(gè)寄存器之間的組合邏輯路徑的延遲較大，導(dǎo)致在時(shí)鐘上升邊沿到來的時(shí)候，有效數(shù)據(jù)還沒有到達(dá)，從而引起數(shù)據(jù)的錯(cuò)誤。這兩個(gè)時(shí)序的違背情況比較典型，關(guān)系到系統(tǒng)的功能正確性，是靜態(tài)時(shí)序分析主要的分析對(duì)象。

3.時(shí)序違背的處理方法

這是本文論述的重點(diǎn)，對(duì)于保持時(shí)間的違背，其實(shí)質(zhì)是相鄰寄存器之間的組合路徑延遲不夠，因此，我們可以試著從增加組合邏輯的延遲入手來解決這個(gè)問題，常用的辦法是在邏輯路徑中插入buffer或delay元件。但是究竟插入什么元件還需視電路情況而定。對(duì)于圖1的情況，我們可以利用靜態(tài)時(shí)序分析工具軟件在c1/U36/Y （NAND2X2M）與c1/data_clr_1_reg/D （DFFRHQX8M）之間插入一個(gè)delay元件，這個(gè)元件的作用是增加了相關(guān)邏輯路徑上的延遲，從而解決保持時(shí)間的問題，但是這樣做的一個(gè)不良影響就是如果加入的延遲過大，可能導(dǎo)致建立時(shí)間的違背或者設(shè)計(jì)規(guī)則比如最大轉(zhuǎn)換時(shí)間的違背，因此每增加一個(gè)delay，都要評(píng)估其對(duì)整體時(shí)序的影響。對(duì)與delay和buffer兩種元件，我們應(yīng)當(dāng)如何選擇插入路徑呢？一個(gè)基本的原則就是如果保持時(shí)間的違背情況比較嚴(yán)重，可以考慮加入delay，如果不十分嚴(yán)重，可以考慮插入buffer。

對(duì)于建立時(shí)間的違背，本質(zhì)上與保持時(shí)間的情況正好相反，寄存器之間的組合邏輯的延遲過大導(dǎo)致數(shù)據(jù)不能及時(shí)地向下傳遞，因此，提出的解決辦法是減少組合邏輯的延遲。此時(shí)可以觀察電路的延遲情況，找出制約建立時(shí)間的原件，用其它延遲小的同類器件來替代本原件從而達(dá)到減少電路延遲的目的。在圖2中，觀察電路的延遲，發(fā)現(xiàn)在數(shù)據(jù)路徑的末端，c1/U5/Y 單元，也就是BUFFERX4的延遲為0.70ns，因此，可以減少此元件的延遲，通常，對(duì)于BUFFER器件，驅(qū)動(dòng)能力越大延遲越小，因此，我們可以將BUFFERX4替換為BUFFERX12，重新進(jìn)行分析，觀察分析結(jié)果。如果還是達(dá)不到要求，那么采用在增大驅(qū)動(dòng)能力的方法來解決。

應(yīng)該注意，在修正建立時(shí)間違背的時(shí)候，由于邏輯電路延遲的減少，可能帶來保持時(shí)間的違背，因此，設(shè)計(jì)者對(duì)器件的選取應(yīng)該有一個(gè)大致的印象，不要盲目地選擇延遲大的器件，而是應(yīng)該有目的地遵循有小到大的順序來進(jìn)行，這樣能減少分析的迭代時(shí)間。

4.結(jié)語

以上就是靜態(tài)時(shí)序分析中對(duì)時(shí)序違背的處理方法，實(shí)際上靜態(tài)時(shí)序分析是一個(gè)時(shí)序分析工具，它不能對(duì)設(shè)計(jì)進(jìn)行改變，因此，上述的方式方法旨在考察修正時(shí)序的切入點(diǎn)，而不是真正的修正設(shè)計(jì)時(shí)序。它提供了一種對(duì)設(shè)計(jì)的修改意見，反饋給P&R人員，由其來對(duì)設(shè)計(jì)進(jìn)行修正，采將其修正結(jié)果回饋到靜態(tài)時(shí)序分析工具來進(jìn)行分析，由于不同的工具處理時(shí)序的算法可能有差別，因此，一般要經(jīng)過反復(fù)迭代之后，最終得到符合要求的設(shè)計(jì)時(shí)序。

應(yīng)該說，靜態(tài)時(shí)序分析不光能分析設(shè)計(jì)的時(shí)序，還能分析設(shè)計(jì)規(guī)則如最大轉(zhuǎn)換時(shí)間和電容等參數(shù)，同樣是將分析結(jié)果反饋給P&R人員，修正后在反饋回來直到符合設(shè)計(jì)要求為止。

靜態(tài)時(shí)序分析要求分析人員對(duì)邏輯電路時(shí)序有一個(gè)準(zhǔn)確的把握，能找到影響時(shí)序的關(guān)鍵點(diǎn)，并能對(duì)此點(diǎn)進(jìn)行有效的處理。因此，分析人員要仔細(xì)對(duì)時(shí)序報(bào)告進(jìn)行觀察，找到合適的電路節(jié)點(diǎn)，采取有效的插入或替換方式，這樣，才能對(duì)設(shè)計(jì)的時(shí)序全方位分析，提出一個(gè)正確的修正方法，從而減少設(shè)計(jì)的迭代時(shí)間。

參考文獻(xiàn)

[1]Himanshu Bhatnagar著，張文俊譯.高級(jí)ASIC芯片綜合[M].北京：清華大學(xué)出版社，2007.

篇8

【關(guān)鍵詞】硬件電路;原理圖設(shè)計(jì);PCB設(shè)計(jì);設(shè)計(jì)需求

Abstract：Hardware is an important part of the circuit system.The rationality of the hardware circuit design will influence the performance of the system.This paper elaborates the processes and methods of hardware circuit design starting from anglicizing the Design process of hardware circuit，and points out the problems and solutions in the design process.It has the practical significance for hardware circuit design.

Keywords：Hardware circuit;Schematic design;PCB design;The design requirements

前言

隨著集成電路設(shè)計(jì)與制造技術(shù)的不斷發(fā)展，電路系統(tǒng)的功能越來越強(qiáng)大，組成卻越來越簡單，軟件設(shè)計(jì)的重要性逐漸提高，但硬件電路設(shè)計(jì)的重要性不容忽視。軟件設(shè)計(jì)得再完美，若硬件電路設(shè)計(jì)不合理，系統(tǒng)的性能將大打折扣，嚴(yán)重時(shí)甚至不能正常工作。

硬件電路的設(shè)計(jì)一般分為設(shè)計(jì)需求分析、原理圖設(shè)計(jì)、PCB設(shè)計(jì)、工藝文件處理等幾個(gè)階段，本文主要闡述各階段的設(shè)計(jì)流程與方法。

1.設(shè)計(jì)需求分析

硬件電路的設(shè)計(jì)需求是基于項(xiàng)目或控制平臺(tái)的系統(tǒng)需求，設(shè)計(jì)需求的合理分析是選用電路核心元器件及其典型電路的關(guān)鍵。硬件電路的通用設(shè)計(jì)需求有應(yīng)用環(huán)境、面積/體積限制、電源、功耗等，此外功能不同電路需求也不同。以某控制平臺(tái)典型電路為例，設(shè)計(jì)前必須關(guān)注的需求如表1所示。

表1 某控制平臺(tái)典型電路的設(shè)計(jì)需求

典型電路 設(shè)計(jì)需求

主控制電路 I/O口數(shù)量、數(shù)據(jù)寬度、通訊方式、電源等

數(shù)字量輸入電路 輸入點(diǎn)數(shù)、額定輸入電壓、輸入電流、噪聲容限、是否隔離、隔離電壓等

數(shù)字量輸出電路 輸出點(diǎn)數(shù)、額定負(fù)載電壓、輸出類型、輸出節(jié)點(diǎn)容量等

模擬量輸入電路 輸入類型與等級(jí)、精度要求、頻率等級(jí)、輸出類型等

模擬量輸出電路 輸入位數(shù)、精度要求、輸出類型、驅(qū)動(dòng)能力等

光纖輸入電路 傳輸帶寬、頻率、輸出接口類型、邏輯關(guān)系等

光纖輸出電路 輸入接口類型、頻率、傳輸帶寬、輸出接口類型、邏輯關(guān)系等

脈沖功率放大電路 邏輯關(guān)系、驅(qū)動(dòng)電源、驅(qū)動(dòng)能力等

通訊電路 通訊接口、通訊協(xié)議、傳輸速率、ESD能力等

2.原理圖設(shè)計(jì)

原理圖設(shè)計(jì)是硬件電路設(shè)計(jì)的核心，合適的器件選型、必要的計(jì)算分析以進(jìn)行參數(shù)搭配、仿真工具的運(yùn)用與驗(yàn)證等是其常用工作流程，最終通過繪制原理圖將這些技術(shù)用圖形化語言表達(dá)出來。

2.1 元器件選型

元器件的選型是原理圖設(shè)計(jì)過程中的一個(gè)重要環(huán)節(jié)。元器件是否合理、優(yōu)質(zhì)選用，將直接影響整個(gè)硬件電路的性能和可靠性，也關(guān)系到產(chǎn)品后期的使用與維護(hù)。

在選用元器件時(shí)，應(yīng)根據(jù)電路功能要求確定元器件的關(guān)鍵參數(shù)，表2中給出了常用元器件選型時(shí)需要關(guān)注的參數(shù)，此外還應(yīng)考慮元器件工作的可靠性、成本、供貨周期等因素。

表2 常用元器件的關(guān)鍵參數(shù)

常用元器件 關(guān)注的參數(shù)

電阻 阻值、功率、誤差、裕量等

電容 容量、耐壓值、工作頻率、裕量等

發(fā)光二極管 正向電流、光體顏色、正向壓降等

穩(wěn)壓二極管 穩(wěn)壓值、穩(wěn)定電流、精度、功率等

AD芯片 位數(shù)、采樣速率、單/雙極性、帶寬、管腳定義、電源、串/并行、封裝、典型電路等

晶振 頻率范圍、電源電壓、工作電壓、封裝等

電源模塊 輸入/輸出類型、輸出功率、穩(wěn)壓系數(shù)等

數(shù)字IC 電源電壓、邏輯關(guān)系、噪聲容限等

傳感器 輸入/輸出類型、精度、線性度等

存儲(chǔ)器 電源電壓、存儲(chǔ)容量、最大時(shí)鐘頻率、訪問速度、擦寫次數(shù)、接口電路等

CPLD 電源電壓、邏輯單元數(shù)、管腳數(shù)、最大時(shí)鐘頻率、接口電路等

MCU或DSP I/O口數(shù)量、片內(nèi)ROM和RAM類型及大小、片上外設(shè)類型及數(shù)量、體積、功耗等

2.2 繪制原理圖

在確定好元器件型號(hào)后，就可使用EDA工具軟件繪制電路原理圖。在繪制過程中應(yīng)該注意以下問題：

（1）對(duì)于初次使用的元器件，一定要查看元器件手冊(cè)，弄清楚其關(guān)鍵參數(shù)、封裝、推薦電路等。

（2）盡量使用或借鑒成熟電路，對(duì)于不成熟電路要多測試。

（3）按照信號(hào)流向繪制原理圖。對(duì)于復(fù)雜電路，可根據(jù)功能模塊分多張sheet繪制，并給出必要的文字說明。

（4）網(wǎng)絡(luò)名稱的命名盡量遵循信號(hào)的含義，以增加原理圖的可讀性。

（5）綜合考慮PCB性能和加工的效率選擇電路加工流程。因?yàn)樯僖粋€(gè)工藝流程，可以有效縮短硬件電路的加工時(shí)間。加工工藝的優(yōu)選順序?yàn)椋涸骷鎲蚊尜N裝元器件面貼、插混裝雙面貼裝元器件面貼插混裝、焊接面貼裝。

（6）原理圖繪制完成后要編譯。這樣可以檢查出很多問題，如缺少網(wǎng)絡(luò)標(biāo)號(hào)、信號(hào)源屬性錯(cuò)誤等。

（7）在原理圖編譯通過后，需要生成網(wǎng)絡(luò)表。這是原理圖到PCB的一個(gè)必要環(huán)節(jié)，如果原理圖存在錯(cuò)誤，網(wǎng)絡(luò)表是無法成功導(dǎo)入PCB中的。

3.PCB設(shè)計(jì)

PCB設(shè)計(jì)是以電路原理圖為依據(jù)實(shí)現(xiàn)硬件電路的功能，此外還應(yīng)滿足可生產(chǎn)性、可測試性、安規(guī)、EMC、EMI等技術(shù)規(guī)范要求，以構(gòu)建產(chǎn)品的工藝、技術(shù)、質(zhì)量和成本優(yōu)勢。

3.1 制作物理邊框

封閉的物理邊框是PCB設(shè)計(jì)的基本平臺(tái)，對(duì)后續(xù)的自動(dòng)布局和布線起著約束作用。繪制物理邊框時(shí)一定要精確，以免出現(xiàn)安裝問題。使用圓弧邊框可以減少應(yīng)力導(dǎo)致PCB板斷裂的現(xiàn)象，也能避免尖腳劃傷人員。

3.2 引入元器件和網(wǎng)絡(luò)

引入元器件和網(wǎng)絡(luò)是將原理圖中的元器件和網(wǎng)絡(luò)等信息引入到物理邊框內(nèi)，為布局和布線做準(zhǔn)備。在更新PCB之前，應(yīng)確認(rèn)原理圖中與PCB關(guān)聯(lián)的所有元器件的封裝庫均可用。

3.3 元器件布局

元器件的布局與布線對(duì)產(chǎn)品的壽命、穩(wěn)定性、電磁兼容等都有很大的影響。布局常用的規(guī)則有：

（1）元器件的放置順序。先放置與電路結(jié)構(gòu)有關(guān)的需固定位置的元器件，如電源插座、指示燈、開關(guān)、連接件等，最好將其位置鎖定，以免被誤移動(dòng);再放置電路中的特殊元器件，如發(fā)熱元件、大體積元件、IC等;最后放置小元件。

（2）元器件的安放位置。首先應(yīng)考慮特殊元器件的安放位置，例如發(fā)熱元件要盡量靠邊放置以便散熱，且不宜集中放置，并遠(yuǎn)離電解電容;去耦電容要盡量靠近IC的電源管腳，并力求與電源和地之間形成的回路最短。其次應(yīng)考慮信號(hào)的隔離問題，例如高電壓、大電流的強(qiáng)信號(hào)與低電壓、小電流的弱信號(hào)應(yīng)完全分開;模擬信號(hào)與數(shù)字信號(hào)分開;高頻信號(hào)與低頻信號(hào)分開等。非特殊元器件的布局應(yīng)使總的連線盡可能短，關(guān)鍵信號(hào)線最短。結(jié)構(gòu)相同的電路可采用對(duì)稱式設(shè)計(jì)以提高設(shè)計(jì)效率、減小出錯(cuò)率，并節(jié)省調(diào)試時(shí)電路的辨識(shí)時(shí)間。布局應(yīng)留有足夠的工藝邊，以免干涉PCB板的正常傳送。

（3）元器件的放置方向。在設(shè)計(jì)許可的條件下，同類元器件應(yīng)按相同方向排列，相同封裝的元器件等距離放置，以便元件貼裝、焊接、測試和返修。

3.4 電路板布線

合理的布線可以有效減少外部環(huán)境對(duì)信號(hào)的干擾以及各種內(nèi)部信號(hào)之間的相互干擾，提高設(shè)備運(yùn)行的可靠性，同時(shí)也便于查找故障原因和維護(hù)工作，提高產(chǎn)品的可用性。布線常用的規(guī)則有：

（1）布線的位置。布線應(yīng)盡量走在焊接面;模擬部分和數(shù)字部分的地和電源應(yīng)分開布線;大電流、高電壓信號(hào)與小信號(hào)之間應(yīng)注意隔離;盡量少用過孔、跳線;布線也應(yīng)留有足夠的工藝邊。

（2）布線的寬度與長度。除地線外，在同一塊PCB板上導(dǎo)線的寬度應(yīng)盡可能均勻一致，避免突然變粗或變細(xì)。電源線和地線的寬度要求可以根據(jù)1mm的線寬最大對(duì)應(yīng)1A 的電流來計(jì)算，電源和地構(gòu)成的環(huán)路應(yīng)盡量小;由于：

b：線寬，d：厚度，l：長度，因此在可能的條件下電路的連線應(yīng)盡量短，這樣有利于降低線路阻抗，也可減弱由于連線引起的各種干擾效應(yīng)。

（3）布線的角度。布線時(shí)應(yīng)避免銳角、直角，宜采用135°或圓角布線。

3.5 工藝文件處理

布線完成后，需要對(duì)個(gè)別元器件、布線和文字的位置和大小等進(jìn)行調(diào)整完善，以便進(jìn)行生產(chǎn)、調(diào)試和維修。然后進(jìn)行覆銅，推薦采用接地覆銅方式。其次核對(duì)網(wǎng)絡(luò)是否與原理圖一致，最后還可使用軟件仿真功能對(duì)電路進(jìn)行調(diào)試。

4.結(jié)論

總之，硬件電路設(shè)計(jì)過程中的每一個(gè)細(xì)節(jié)都可能成為導(dǎo)致設(shè)計(jì)成功與失敗的關(guān)鍵。作為電路設(shè)計(jì)的硬件工程師，必須努力積累經(jīng)驗(yàn)，不斷創(chuàng)新，才能設(shè)計(jì)出具有推動(dòng)性的產(chǎn)品。

參考文獻(xiàn)

[1]朱銘鋯.DSP系統(tǒng)硬件設(shè)計(jì)（二）――DSP系統(tǒng)硬件原理圖、PCB設(shè)計(jì)和系統(tǒng)調(diào)試技巧[J].今日電子，2003（09）.

篇9

關(guān)鍵詞:軟件無線電;片上網(wǎng)絡(luò);OFDM;驗(yàn)證平臺(tái);網(wǎng)絡(luò)接口

1引言

軟件定義的無線電(Software-Defined-Radio, SDR,簡稱軟件無線電)自從1992年由Jeo Mitola提出以來,在最近幾年取得了引人注目的進(jìn)展,引起了包括軍事通信、個(gè)人移動(dòng)通信、微電子以及計(jì)算機(jī)等電子領(lǐng)域的巨大關(guān)注和廣泛興趣。軟件無線電的基本思想是以一個(gè)開放的、模塊化的、標(biāo)準(zhǔn)化的通用硬件平臺(tái)為依托,通過加載軟件來實(shí)現(xiàn)各種無線通信功能[1]。軟件無線電突破了傳統(tǒng)的無線電臺(tái)以功能單一、可擴(kuò)展性差的硬件為核心的設(shè)計(jì)局限性,強(qiáng)調(diào)以開放性的最簡硬件為通用平臺(tái),盡可能地用可升級(jí)、可重配置的(reconfigurable)應(yīng)用軟件來實(shí)現(xiàn)各種無線電功能的設(shè)計(jì)新思路。用戶在同一硬件平臺(tái)上可以通過配置不同的應(yīng)用軟件來滿足不同時(shí)期、不同使用環(huán)境的不同的功能需求[2]。

隨著集成電路集成度的不斷提高,片上各模塊的通信問題逐漸成為系統(tǒng)性能的瓶頸。傳統(tǒng)的片上系統(tǒng)(SoC)總線結(jié)構(gòu)在同一時(shí)刻只允許一對(duì)通信,這一模式嚴(yán)重制約了系統(tǒng)的平均通信效率和可擴(kuò)展性。 NoC可以定義為在單一芯片上實(shí)現(xiàn)的基于網(wǎng)絡(luò)通信的多處理器系統(tǒng)。NoC有效改善了片上多核系統(tǒng)的通信瓶頸問題,將成熟的網(wǎng)絡(luò)技術(shù)借鑒到芯片設(shè)計(jì)領(lǐng)域,極大擴(kuò)展了集成電路設(shè)計(jì)空間。

參考文獻(xiàn)[1][2]介紹了軟件無線電技術(shù)的發(fā)展概況和關(guān)鍵技術(shù)研究。文獻(xiàn)[3][4][6]都涉及到了從SoC到NoC技術(shù)的發(fā)展和現(xiàn)狀。文獻(xiàn)[8][9][10]展示了NoC設(shè)計(jì)方法學(xué)和各種基于FPGA的NoC設(shè)計(jì)原型。文獻(xiàn)[7]中將4G無線通信系統(tǒng)映射到一個(gè)2D mesh NoC架構(gòu)的仿真平臺(tái)上,但是并沒有硬件原型驗(yàn)證和軟件無線電思想的引入。本文創(chuàng)新性地將軟件無線電思想引入到基于NoC構(gòu)架的硬件集成電路中,設(shè)計(jì)并通過FPGA原型驗(yàn)證了一個(gè)基于NoC架構(gòu)的通用軟件無線電驗(yàn)證平臺(tái)。這個(gè)平臺(tái)具有很好的可擴(kuò)展性和可配置性。文章的第二部分概述了NoC硬件底層的組成結(jié)構(gòu)以及設(shè)計(jì)要素。第三部分介紹該軟件無線電驗(yàn)證平臺(tái)的軟硬件協(xié)同設(shè)計(jì)方案。第四部分以O(shè)FDM基帶收發(fā)系統(tǒng)為驗(yàn)證實(shí)例,講述了在該平臺(tái)上驗(yàn)證軟件無線電系統(tǒng)的流程,并且給出了實(shí)際性能測試結(jié)果。第五部分對(duì)全文進(jìn)行了總結(jié)。

2NOC硬件平臺(tái)概述

2.1片上網(wǎng)絡(luò)組成要素

從硬件組成上來看,NoC包括資源節(jié)點(diǎn)和通信兩類節(jié)點(diǎn)。資源節(jié)點(diǎn)完成廣義的計(jì)算任務(wù)。網(wǎng)絡(luò)中資源核可以是DSP芯片,可以是設(shè)計(jì)者自主設(shè)計(jì)的ASIC,可以是一個(gè)SoC,可以是一個(gè)高速緩存塊,也可以是一個(gè)通用處理器。這種因應(yīng)用而異的設(shè)計(jì)被稱為ASNoC(Application Specific NoC)。然而不論是所有資源核同構(gòu)的NoC,還是ASNoC,通常情況下它們的交換節(jié)點(diǎn)和網(wǎng)絡(luò)接口都是同構(gòu)的。通信節(jié)點(diǎn)(又稱交換開關(guān))負(fù)責(zé)計(jì)算節(jié)點(diǎn)之間的數(shù)據(jù)通信,用路由和分組交換技術(shù)替代傳統(tǒng)的總線技術(shù)完成通信任務(wù)[3]。

2.2片上網(wǎng)絡(luò)設(shè)計(jì)要素

基于NoC架構(gòu)的多核片上系統(tǒng)(MPSoC)有如下幾個(gè)設(shè)計(jì)要素:拓?fù)浣Y(jié)構(gòu),路由算法,交換策略和控制機(jī)制。

網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)是網(wǎng)絡(luò)的物理互連結(jié)構(gòu),可以由規(guī)則的路由和通道組成,也可由非規(guī)則的路由及通道構(gòu)成。常用的NoC拓?fù)浣Y(jié)構(gòu)都為規(guī)則結(jié)構(gòu),如2D Mesh結(jié)構(gòu)、3D Mesh結(jié)構(gòu)、環(huán)面(Torus)結(jié)構(gòu)、八角形以及立方環(huán)拓?fù)浣Y(jié)構(gòu)等。

路由算法決定了消息在網(wǎng)絡(luò)結(jié)構(gòu)中傳輸?shù)姆较?把可能的傳輸路徑集合限制為合理的路徑子集。如果消息的路由完全由它的源和目的地址決定,與網(wǎng)絡(luò)中其它流量無關(guān),這種路由算法稱為確定性路由。例如,維序路由采用了確定性路由的方法,數(shù)據(jù)包不管其路徑上的鏈路是否阻塞都要沿該路徑走下去。二維拓?fù)浣Y(jié)構(gòu)下的維序路由也稱為X-Y路由。自適應(yīng)路由算法允許路徑上的其它流量影響數(shù)據(jù)包的路由策略。例如在2D-Mesh中,如果沿維序路徑鏈路阻塞或出錯(cuò),數(shù)據(jù)包可以沿鋸齒形的路由流向其目的地。

交換策略決定了網(wǎng)絡(luò)中的數(shù)據(jù)如何穿越它選擇的路徑,有兩種基本的交換策略:電路交換和數(shù)據(jù)包交換。電路交換在通信之前即在通信對(duì)象兩端建立起通信鏈路,其優(yōu)點(diǎn)在于數(shù)據(jù)傳輸丟失率低、鏈路延時(shí)較小、不會(huì)造成數(shù)據(jù)亂序。然而電路交換會(huì)長時(shí)間占用鏈路,降低了鏈路使用率。分組交換將線路上數(shù)據(jù)拆分為數(shù)據(jù)包,因此比電路交換更為靈活,線路利用率高。另一方面,由于分組交換的數(shù)據(jù)包均加上了包頭來表明目的節(jié)點(diǎn)與源節(jié)點(diǎn),且在每一跳均需要進(jìn)行判斷,因此在相同的路徑上通信時(shí)延比電路交換大。片上網(wǎng)絡(luò)系統(tǒng)中廣泛使用的包交換方式有三種:存儲(chǔ)轉(zhuǎn)發(fā)方式(store-and-forward)、虛切通方式(virtual cut-through)、蟲洞方式(wormhole)。

控制機(jī)制決定消息或消息的一部分何時(shí)在它的路徑上傳輸。當(dāng)兩個(gè)或更多的消息試圖同時(shí)使用同一網(wǎng)絡(luò)資源時(shí),需要控制機(jī)制進(jìn)行資源仲裁分配。能在鏈路上傳輸、接受或拒絕的最小信息單元稱為流控單元(flit),它可以和物理通道字符(physical unit,phit)大小相同,也可以和數(shù)據(jù)包或消息大小相同[5]。

3驗(yàn)證平臺(tái)硬件底層的實(shí)現(xiàn)方法

3.1驗(yàn)證平臺(tái)的拓?fù)湓O(shè)計(jì)

本設(shè)計(jì)采用如圖1(a)所示的可擴(kuò)展的4×4 2-D mesh NoC拓?fù)浣Y(jié)構(gòu)。整個(gè)網(wǎng)絡(luò)共有16個(gè)節(jié)點(diǎn),由互連線鏈路連接成一個(gè)格型網(wǎng)絡(luò)?；ミB線鏈路、交換節(jié)點(diǎn)、網(wǎng)絡(luò)接口和資源核是網(wǎng)絡(luò)的四大構(gòu)成要素。網(wǎng)絡(luò)的16個(gè)節(jié)點(diǎn)全部選用Xilinx FPGA內(nèi)部的Power PC405通用處理器核作為資源核,形成一個(gè)各節(jié)點(diǎn)完全同構(gòu)的4×4 2-D mesh NoC。

每一個(gè)網(wǎng)絡(luò)節(jié)點(diǎn)的具體結(jié)構(gòu)如圖1(b)所示,將在下文具體介紹各部分的實(shí)現(xiàn)方法。

3.2驗(yàn)證平臺(tái)的交換結(jié)構(gòu)設(shè)計(jì)

(1) 路由策略

片上網(wǎng)絡(luò)系統(tǒng)結(jié)構(gòu)比傳統(tǒng)的因特網(wǎng)簡單,處理器節(jié)點(diǎn)數(shù)目也遠(yuǎn)比因特網(wǎng)少,但是由于片上網(wǎng)絡(luò)系統(tǒng)具有嚴(yán)格的功耗、面積、成本方面的約束條件,因此片上網(wǎng)絡(luò)中的路由算法通常設(shè)計(jì)為固定的路由算法[2]。本文的設(shè)計(jì)采用經(jīng)典的維序路由策略,在二維mesh網(wǎng)絡(luò)中也稱作X-Y路由。該路由算法先對(duì)網(wǎng)絡(luò)節(jié)點(diǎn)進(jìn)行坐標(biāo)編號(hào),求出數(shù)據(jù)包的源節(jié)點(diǎn)和目的節(jié)點(diǎn)的二維向量坐標(biāo)差(ΔX-ΔY),然后讓數(shù)據(jù)包先沿著X軸方向傳輸ΔX跳,再沿著Y方向傳輸ΔY跳,最終到達(dá)目的節(jié)點(diǎn)。

(2) 蟲洞交換

蟲洞交換方式的消息流控單位是一個(gè)微片(Flit),因此使用的緩沖器比傳統(tǒng)分組交換方式更小。一個(gè)數(shù)據(jù)包被分為若干個(gè)微片,頭微片含有路由信息,后面緊跟著的數(shù)據(jù)微片,沒有路由信息,所以同一個(gè)包中所有的數(shù)據(jù)微片都必須跟隨著頭微片以流水線的方式進(jìn)行傳輸。本設(shè)計(jì)的數(shù)據(jù)包為固定長度,每個(gè)微片32比特,每個(gè)數(shù)據(jù)包包含160個(gè)微片。每個(gè)數(shù)據(jù)包的第一個(gè)微片為頭微片,里面包含了整個(gè)數(shù)據(jù)包的路由信息,如源節(jié)點(diǎn),目的節(jié)點(diǎn)等。其余159個(gè)微片為數(shù)據(jù)包體,為有效載荷。交換開關(guān)的注入端口(Injection Port,圖1(b))接收來自網(wǎng)絡(luò)接口(NI)的數(shù)據(jù)包,并轉(zhuǎn)換成適合蟲+孔交換傳輸?shù)牧骺貑卧?即微片。注出端口(Ejection Port)收集來自網(wǎng)絡(luò)的微片,組成完整數(shù)據(jù)包,投遞給NI。

本文為全文原貌 未安裝PDF瀏覽器用戶請(qǐng)先下載安裝 原版全文

(3) 路由器結(jié)構(gòu)

路由器處于交換節(jié)點(diǎn)的核心位置,完成數(shù)據(jù)包轉(zhuǎn)發(fā),即數(shù)據(jù)包存儲(chǔ),路由計(jì)算,交換網(wǎng)絡(luò)資源分配等功能。

本設(shè)計(jì)的路由器結(jié)構(gòu)如圖2所示。路由器結(jié)構(gòu)每一個(gè)輸入端口有4個(gè)虛輸出隊(duì)列(Virtual Output Queue,VOQ),對(duì)應(yīng)不同的輸出通道。VOQ(i,j)里面存放著由輸入通道i進(jìn)入路由器,并且請(qǐng)求輸出通道j的Flit,其中i≠j,因?yàn)槠暇W(wǎng)絡(luò)中不存在數(shù)據(jù)包從一個(gè)端口輸入又立即從該端口輸出的情況。當(dāng)Flit到達(dá)隊(duì)列,隊(duì)列提出對(duì)相應(yīng)輸出通道的請(qǐng)求,每一個(gè)輸出通道對(duì)應(yīng)的交換分配單元(SA)對(duì)請(qǐng)求進(jìn)行仲裁并進(jìn)行輸出通道分配。如果某一隊(duì)列的請(qǐng)求被允許,那么隊(duì)列里Flit被傳送出去。

虛擬輸出緩存是在每個(gè)輸入端,對(duì)每個(gè)輸出保留一個(gè)單獨(dú)的FIFO。做出仲裁判決之后,一個(gè)到達(dá)的數(shù)據(jù)被置于相應(yīng)于它的輸出端口的緩存中。在每個(gè)時(shí)隙的開始,就能找到每一個(gè)輸入所對(duì)應(yīng)的輸出端口,并將輸入數(shù)據(jù)存入到應(yīng)當(dāng)輸出的端口所對(duì)應(yīng)的VOQ中。當(dāng)從VOQ中輸出數(shù)據(jù)的時(shí)候,如果沒有競爭,輸出端口只需要從對(duì)應(yīng)的VOQ中讀取數(shù)據(jù)就可以了,不需要再次進(jìn)行方向的判定。如果存在多個(gè)VOQ競爭同一個(gè)輸出口,則進(jìn)行仲裁,確定先后次序[3]。

3.3 計(jì)算單元(PE)

我們的設(shè)計(jì)在Xilinx公司的Virtex4 FPGA上實(shí)現(xiàn),而Virtex4系列FPGA的每個(gè)片內(nèi)均集成了2個(gè)Power PC405處理器核。我們的每塊PCB板上面有兩個(gè)FPGA芯片,總共4塊PCB共提供了16個(gè)Power PC405,剛好對(duì)應(yīng) 4×4 2-D mesh NoC的資源核。有關(guān)Power PC的介紹請(qǐng)參看文獻(xiàn)[11]。

3.4 NI的軟硬件協(xié)同設(shè)計(jì)

網(wǎng)絡(luò)接口(Network Interface, NI)負(fù)責(zé)上層處理單元和底層路由交換節(jié)點(diǎn)的數(shù)據(jù)交互。NI的設(shè)計(jì)分為軟件和硬件兩部分。硬件由掛接在Power PC總線上的硬件IP核以及外部(FPG內(nèi),Power PC封裝之外)存儲(chǔ)單元構(gòu)成,而軟件部分運(yùn)行在Power PC上,Power PC通過NI軟件代碼響應(yīng)硬件NI的請(qǐng)求并且向硬件NI發(fā)出控制信號(hào)。

從圖1(b)中已經(jīng)知道,按照傳遞數(shù)據(jù)方向的不同,可以將NI分成注入NI(Injection NI)和注出NI(Ejection NI)兩部分。注入和注出NI的結(jié)構(gòu)設(shè)計(jì)如圖3所示,圖中的GPIO接口傳遞PE和Switch之間的控制信號(hào)(握手信號(hào)),為控制通道。EMC是PowerPC對(duì)外部RAM的進(jìn)行讀寫的控制器,為數(shù)據(jù)通道。

注入NI工作原理: PowerPC通過GPIO接口檢測Switch的接收緩存是否空閑,如果空閑,則Switch發(fā)出一個(gè)高電平有效的Available信號(hào)給PowerPC,告知PowerPC此時(shí)可以向路由器注入數(shù)據(jù)。PowerPC發(fā)送數(shù)據(jù)包到NI的中間緩存(圖中的RAM),當(dāng)向RAM寫好一個(gè)數(shù)據(jù)包后,PowerPC通過GPIO口向Switch發(fā)出一個(gè)Packet_Rdy信號(hào),通知Switch此時(shí)可以開始提取數(shù)據(jù)包。Switch提取完一個(gè)數(shù)據(jù)包并釋放了接收緩存后,就將Available置高,表示PowerPC可以向Switch發(fā)送下一輪數(shù)據(jù)包。這個(gè)過程表現(xiàn)出握手協(xié)議特征。每次握手完成一個(gè)數(shù)據(jù)包向網(wǎng)絡(luò)的注入,因此注入NI和Switch的接收緩存的大小必須不小于一個(gè)數(shù)據(jù)包所占的存儲(chǔ)空間。

注出NI工作原理:路由策略解析了數(shù)據(jù)包的目的節(jié)點(diǎn)后,目的節(jié)點(diǎn)的Switch接收到一個(gè)數(shù)據(jù)包所有的微片后將其組成一個(gè)完整的數(shù)據(jù)包,放在其緩存中。如果上一次中斷響應(yīng)信號(hào)Response已經(jīng)被Switch收到(這時(shí)注出NI的RAM必定空閑),Switch就將數(shù)據(jù)包寫入到注出NI的RAM中,同時(shí)向PowerPC發(fā)出中斷請(qǐng)求信號(hào)Packet_Rdy。PowerPC響應(yīng)該中斷,從RAM里面提取數(shù)據(jù)包。提取完后,將Response信號(hào)置高,以此通知Switch此數(shù)據(jù)包已經(jīng)成功發(fā)到PowerPC,可以進(jìn)行下一輪數(shù)據(jù)包的注出。

4OFDM基帶系統(tǒng)在平臺(tái)上的驗(yàn)證

4.1 OFDM基帶系統(tǒng)實(shí)現(xiàn)方案

OFDM的基本原理是把高速的數(shù)據(jù)流通過串并變換,分割為若干路低速的數(shù)據(jù)流,然后采用相互正交的子載波調(diào)制每路數(shù)據(jù),并疊加在一起構(gòu)成發(fā)送信號(hào)。在接收端用同樣數(shù)量的子載波對(duì)發(fā)送信號(hào)進(jìn)行相干接收,得到低速的數(shù)據(jù)信息后,再通過并串變換得到原來的高速數(shù)據(jù)流。OFDM基帶系統(tǒng)細(xì)化的實(shí)現(xiàn)框圖如圖4所示。我們先對(duì)各模塊運(yùn)算量和存儲(chǔ)資源進(jìn)行了估算,然后參考FPGA內(nèi)的PowerPC所提供的資源量,為各關(guān)鍵模塊分配了資源核,完成了任務(wù)到圖1所示的NoC硬件平臺(tái)的映射。因?yàn)榘l(fā)送端和接收端的對(duì)等關(guān)系,我們只實(shí)現(xiàn)了從發(fā)送端16QAM調(diào)制到接收端16QAM解調(diào)之間的模塊,信源和信宿端的數(shù)據(jù)處理不包括在本設(shè)計(jì)中。從信源發(fā)出的數(shù)據(jù)經(jīng)過CRC、信道編碼和交織等處理之后,進(jìn)入16QAM調(diào)制模塊(其他調(diào)制模式亦可)。我們的設(shè)計(jì)采用基于導(dǎo)頻的信道估計(jì)方法,所以在發(fā)送端要在有效數(shù)據(jù)之間插入導(dǎo)頻符號(hào)。為了避免無線信道高頻部分的信號(hào)畸變和提高信號(hào)在時(shí)域的分辨率,我們將每個(gè)符號(hào)的882個(gè)有效采樣數(shù)據(jù)映射到4096個(gè)子載波的低頻部分。IFFT(Inverse Fast Fourier Transform )將頻譜數(shù)據(jù)信號(hào)變換為時(shí)域信號(hào)。它是OFDM系統(tǒng)中最關(guān)鍵的模塊,也是運(yùn)算復(fù)雜度最高的模塊。所以在圖6中,發(fā)送端的4096點(diǎn)的基4-IFFT總共有6級(jí)蝶形結(jié),接收端的FFT為2048點(diǎn),不能采用基4-FFT,但是如果采用基-2FFT,總共有11級(jí)蝶形結(jié),運(yùn)算復(fù)雜度偏高。所以我們采用了2-4混合基FFT算法,5級(jí)基4蝶形結(jié),1級(jí)基2蝶形結(jié)。時(shí)域串行的數(shù)據(jù)流經(jīng)過加循環(huán)前綴,加窗和限幅等操作后,還需要在發(fā)送之前加入同步碼。接收端進(jìn)行相反操作。為了降低接收端FFT運(yùn)算的復(fù)雜度,將接受到的數(shù)據(jù)先進(jìn)行了2倍下采樣。因?yàn)榘l(fā)送端和接收端在同一個(gè)NoC網(wǎng)絡(luò)上,時(shí)鐘全局同步,排線連接可靠,所以我們加入了一個(gè)信道模塊,模擬了信號(hào)經(jīng)過高斯白噪聲信道的情況。需要說明的是,因?yàn)樵赑E內(nèi)部對(duì)數(shù)據(jù)是按照數(shù)組進(jìn)行處理的,所以在我們的模塊框圖中沒有串并轉(zhuǎn)換。

4.2 承載OFDM基帶系統(tǒng)的軟件無線電平臺(tái)

完成了軟硬件平臺(tái)設(shè)計(jì)和OFDM應(yīng)用向平臺(tái)的映射之后,接下來用C語言對(duì)每個(gè)PE上的任務(wù)進(jìn)行了描述。功能驗(yàn)證通過后,在NoC平臺(tái)上進(jìn)行聯(lián)合調(diào)試。調(diào)試使用賽靈思的EDK和ISE開發(fā)工具。采用賽靈思公司的XC4VFX60系列FPGA,硬件實(shí)物圖如圖5所示。在接收端的信道估計(jì)模塊后插入chipscope核,捕獲的輸出星座圖如圖6所示。因?yàn)樵谛诺乐屑尤肓?8 dB的高斯白噪聲,所以星座圖表現(xiàn)出一定的離散度。

4.3 OFDM基帶系統(tǒng)性能分析

系統(tǒng)時(shí)鐘頻率是100 MHz,經(jīng)過倍頻的PowerPC工作時(shí)鐘頻率是200 MHz,而路由轉(zhuǎn)發(fā)結(jié)構(gòu)工作在50 MHz時(shí)鐘頻率下。

一個(gè)數(shù)據(jù)包從PE1注入網(wǎng)絡(luò),經(jīng)過路徑 (1) Switch1Switch2Switch3Switch7Switch6Switch5Switch4整個(gè)路由轉(zhuǎn)發(fā)路徑,總的傳輸延時(shí)為9.8。

本文為全文原貌 未安裝PDF瀏覽器用戶請(qǐng)先下載安裝 原版全文

一個(gè)數(shù)據(jù)包從PE1注入網(wǎng)絡(luò),經(jīng)過路徑 (2) PE1NI1Switch1Switch2NI2PE2NI2Switch2Switch3NI3PE3NI3Switch3Switch7NI7PE7NI7Switch7Switch6NI6PE6NI6Switch6Switch5NI5PE5NI5Switch5Switch4NI4PE4NI4Switch4,整個(gè)數(shù)據(jù)收發(fā)路徑,數(shù)據(jù)包的傳輸延時(shí)為40.96μs。

映射在網(wǎng)絡(luò)上的OFDM系統(tǒng)鏈路按照流水線的方式工作,處理一個(gè)OFDM符號(hào)的時(shí)長是 7.1624 s。因?yàn)樵赑E上的數(shù)據(jù)處理的最小單位是一個(gè)OFDM符號(hào),而且運(yùn)行在PowerPC上的軟件程序是順序執(zhí)行的,沒有進(jìn)一步的流水和并行操作,這是導(dǎo)致單次OFDM處理時(shí)間較長的原因之一。NI設(shè)計(jì)中引入PowerPC的中斷操作也是導(dǎo)致延時(shí)增大的原因。

OFDM系統(tǒng)的總功耗約為800 mW(只包括映射了OFDM功能模塊的網(wǎng)絡(luò)節(jié)點(diǎn))。FPGA Slice資源的占用率為38.5%,Block RAM資源的占用率為89%。

5 總結(jié)

本文設(shè)計(jì)了一種基于NoC架構(gòu)的軟件無線電系統(tǒng)驗(yàn)證平臺(tái)。根據(jù)OFDM系統(tǒng)在該平臺(tái)上的建模實(shí)例,證明本設(shè)計(jì)是一個(gè)高效、可靠、靈活的軟件無線電驗(yàn)證平臺(tái)。一個(gè)以4×4 2-D mesh NoC 電路為基礎(chǔ)的硬件平臺(tái)在FPGA上的設(shè)計(jì)實(shí)現(xiàn),用戶可以通過在處理器核上加載軟件的方式將無線通信關(guān)鍵技術(shù)映射到該硬件平臺(tái)上,并且以O(shè)FDM基帶算法為驗(yàn)證實(shí)例,提供了一個(gè)完整的軟件無線電算法驗(yàn)證思路。硬件底層采用蟲洞交換、確定路由、輸出緩存隊(duì)列(Virtual Output Queue,VOQ)機(jī)制,一種全新設(shè)計(jì)的NI完成硬件底層和處理器之間的數(shù)據(jù)交互。這個(gè)基于NoC架構(gòu)的軟件無線電驗(yàn)證平臺(tái)具有很好的通用性和可擴(kuò)展性,用戶可以根據(jù)需要將平臺(tái)擴(kuò)展成應(yīng)用實(shí)例需要的規(guī)模。設(shè)計(jì)者只需要改變軟件代碼就可以在這個(gè)平臺(tái)上驗(yàn)證和實(shí)驗(yàn)各種軟件無線電系統(tǒng)。

參考文獻(xiàn)

[1] 唐睿, 陳霞, 談?wù)褫x. 軟件無線電的數(shù)字中頻技術(shù)在WCDMA基站中的應(yīng)用[J]. 北京交通大學(xué)學(xué)報(bào), 2005,(05)

[2] 袁夢濤. 軟件無線電中的數(shù)字信號(hào)處理及參數(shù)估記[D]. 浙江大學(xué), 2002

[3] 李孟林. 從SoC到NoC的集成電路設(shè)計(jì)技術(shù)發(fā)展.半導(dǎo)體技術(shù), 2008,33(3):190-192.

[4] 武暢.片上網(wǎng)絡(luò)體系結(jié)構(gòu)和關(guān)鍵通信技術(shù)研究[D]. 電子科技大學(xué),2008

[5] 李磊. 片上網(wǎng)絡(luò)NoC的通信研究[D]. 浙江大學(xué), 2007

[6] Wang Ling, Hao Jianye and Wang Feixuan."Bus-Based and NoC Infrastructure Performance Emulation and Comparison," ITNG 2009 - 6th International Conference on Information Technology: New Generations, p 855-858, 2009.

[7] Delorme Julien and Houzet Dominique. "A complete 4G radiocommunication application mapping onto a 2D mesh NoC architecture," 4th International IEEE North-East Workshop on Circuits and Systems, NEWCAS 2006 - Conference Proceedings, p 93-96, 2006.

[8] Ogras, Umit Y, Challenges and promising results in NoC prototyping using FPGAs. IEEE Micro, v 27, n 5, p 86-95

[9] Genko, Nicolas, Noc Emulation:A tool and Design Flow for MPSoC. IEEE Circuits and Systems Magazine, v 7, n 4, p 42-51, Fourth Quarter 2007

[10] Bertozzi, Davide, NoC synthesis flow for customized domain specific multiprocessor systems-on-chip. IEEE Transactions on Parallel and Distributed Systems, v 16, n 2, p 113-129, February 2005.

[11] Xilinx Corporation. Xilinx Virtex-IV FPGA and EDK. Available:省略, 2010.

作者簡介

篇10

關(guān)鍵詞：TS201;FPGA;總線傳輸;鏈路口傳輸;LVDS

中圖分類號(hào)：TP36 文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004373X(2008)0304003

Design and Realization of TS201 High Speed Communication Interface

GONG Cuiling1,WU Chao1,GONG Lifang2,SONG Wanjie1,WU Shunjun1

(1.National Lab of Radar Signal Processing,Xidian University,Xi′an,710071,China;

2.Tanbu No.1 Middle School of Huadu,Guangzhou,510820,China)

Abstract：As a part of TigerSHARC DSP chip made by ADI Corporation,TS201 has high performance and has been widely used in high speed real―time signal processing.The communication interface design for it has become a key problem of ensuring its high speed real―time performance.This paper makes an analysis of two mainly interfaces of the communication between TS201 and FPGA,which is bus and link port transmission,and presents the design method of those two interface.As the basic transmission method,bus method is simple and has low program complexity.However,link port method requires few sources and has high transmission speed,and is more suitable for communication between DSP and FPGA.The design methods in this paper has been successfully used in some high speed real―time signal processing.

Keywords：TS201;FPGA;bus transmission;link port transmission;LVDS

1 引 言

ADSP―TS201是繼ADSP―TS101之后美國ADI公司推出的新一代高性能TigerSHARC處理器ADSP―TS201/202/203系列中的一款，核時(shí)鐘最高可達(dá)600 MHz，其片內(nèi)集成了更大容量的存儲(chǔ)器，性價(jià)比高，兼有ASIC和FPGA的信號(hào)處理和指令處理器的高度可編程性與靈活性，適用于高性能、大存儲(chǔ)量的信號(hào)處理和圖像應(yīng)用，例如雷達(dá)與聲納應(yīng)用。TS201與外部設(shè)備通信主要有兩種途徑：總線傳輸；鏈路口傳輸。

在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢及DSP芯片在復(fù)雜算法處理上的優(yōu)勢，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來越廣泛。

本文采用Altera公司Cyclone II系列芯片EP2C35F實(shí)現(xiàn)了與TS201兩種方式的通信，即總線方式和鏈路口方式，并給出了具體的設(shè)計(jì)實(shí)現(xiàn)方法。這兩種方式的設(shè)計(jì)已經(jīng)成功應(yīng)用于某信號(hào)處理機(jī)中。

2 TS201與FPGA的總線通信

TS201的外部總線接口支持多種類型的專用/通用協(xié)議，可編程配置為不同協(xié)議，支持與不同類型設(shè)備的接口。外部總線接口協(xié)議分為：慢速設(shè)備、流水線和SDRAM協(xié)議。其中慢速設(shè)備協(xié)議可用來訪問映射在MS0,MS1和主機(jī)空間的異步設(shè)備，如異步RAM和ROM；流水線協(xié)議能夠支持對(duì)多種設(shè)備的訪問，具有較高訪問效率，特點(diǎn)是在流水傳送數(shù)據(jù)的同時(shí)具有可編程的流水深度。TS201內(nèi)集成了可編程SDRAM控制器，提供了與多種SDRAM進(jìn)行接口的能力。

MS0和MS1是DSP的片外標(biāo)準(zhǔn)存儲(chǔ)器尋址空間庫，本設(shè)計(jì)只用MS0空間。電路設(shè)計(jì)時(shí)TS201的32位數(shù)據(jù)總線,地址總線的高8位,送數(shù)時(shí)鐘CLK，WR，RD和MS0都要引到FPGA的用戶I/O管腳上。MS0作為FPGA的片選信號(hào)，WR和RD分別為寫信號(hào)。由于不會(huì)頻繁訪問該接口，故對(duì)訪問速度要求不高，DSP設(shè)置為工作在異步模式下的慢速設(shè)備協(xié)議接口。

2.1 TS201發(fā)送數(shù)據(jù)接口設(shè)計(jì)

圖1為DSP與FPGA通過總線進(jìn)行傳輸?shù)脑O(shè)計(jì)圖。當(dāng)DSP要向FPGA發(fā)送數(shù)據(jù)時(shí)，DSP中MS0和WR信號(hào)輸出為低電平，地址線輸出為0x30000000[1]，而數(shù)據(jù)則為每個(gè)時(shí)鐘通過總線往FPGA發(fā)送1個(gè)32位數(shù)據(jù)。

圖1 TS201往FPGA發(fā)送數(shù)據(jù)接口圖

而FPGA 內(nèi)部經(jīng)過一個(gè)邏輯轉(zhuǎn)換，即可從TS201接收數(shù)據(jù)。此邏輯轉(zhuǎn)換可用VHDL語言編程實(shí)現(xiàn)：

此外，如果CLK頻率過高，可在FPGA內(nèi)部建立寄存器或者FIFO來緩沖數(shù)據(jù)。

2.2 TS201接收數(shù)據(jù)接口設(shè)計(jì)

當(dāng)FPGA要往DSP發(fā)送數(shù)據(jù)數(shù)時(shí)，可以先發(fā)出一個(gè)中斷請(qǐng)求IRQ1，從而使DSP釋放總線控制，然后DSP將使RD和MS0信號(hào)輸出為低電平，并使地址為0x30000000，這時(shí)FPGA即可向總線輸出數(shù)據(jù)。在TS201與FPGA的總線通信中，F(xiàn)PGA送數(shù)到DSP要占用總線，因此需要DSP釋放總線控制，否則會(huì)總線沖突，甚至燒壞系統(tǒng)。

圖2 TS201從FPGA讀數(shù)

3 TS201與FPGA的鏈路口通信

總線傳輸是TS201與FPGA接口中較簡單的實(shí)現(xiàn)方式，但總線傳輸耗用資源較大，在多DSP共享總線時(shí)需要考慮較多問題，因此并不利于并行系統(tǒng)設(shè)計(jì)。而TS201鏈路口則較好地解決了這一問題，TS201鏈路口采用了LVDS技術(shù)，數(shù)據(jù)以DDR方式傳輸，單向最大速率可達(dá)500 MB/s，數(shù)據(jù)吞吐量4 GB/s[2]。本設(shè)計(jì)FPGA時(shí)鐘為50 MHz，TS201核時(shí)鐘工作在200 MHz，鏈路口時(shí)鐘設(shè)定500 MHz。

3.1 LVDS技術(shù)

低電壓差分信號(hào)LVDS(Low Voltage Differential Signaling)是一種低擺幅差分信號(hào)技術(shù)，其突出優(yōu)點(diǎn)如下[3]：

比單端信號(hào)具有較高的頻率 LVDS邏輯狀態(tài)間的電壓變化僅為300 mV，所以狀態(tài)轉(zhuǎn)換迅速，從而可在高頻下穩(wěn)定工作。

更好的噪聲 抑制當(dāng)差分傳輸線緊耦合時(shí)，串入的信號(hào)作為共模電壓出現(xiàn)在接收器的輸入共模噪聲中，差分接收器只響應(yīng)正負(fù)輸入之差，差分信號(hào)的幅度并不受影響，從而抑制了共模噪聲。

更低的功耗 LVDS使用恒流線路驅(qū)動(dòng)器，電流源把輸出電流限制在3.5 mA左右，降低終端電阻的壓降，從而降低了電路的總功耗。

更小的電磁干擾 傳輸通路上的高頻信號(hào)跳變產(chǎn)生輻射電磁場，場強(qiáng)正比于信號(hào)能量，LVDS通過減少電壓擺幅和電流能量，把場強(qiáng)減至最低。

3.2 TS201鏈路口與FPGA通信接口設(shè)計(jì)

TS201具有4個(gè)完全雙向的鏈路口，將收發(fā)端做成2個(gè)獨(dú)立通道，TS201可實(shí)現(xiàn)全雙工通信，并且從原理上講,數(shù)據(jù)的傳輸速率可以提高一倍。鏈路口上有24根引腳，其中16根LVDS線，還有4根用于產(chǎn)生握手信號(hào)。

本文所采用的FPGA為Altera公司的Cyclone II EP2C35F系列芯片,他支持LVDS技術(shù)，支持LVDS引腳并集成了LVDS轉(zhuǎn)換模塊[4]。由于TS201與FPGA接口設(shè)計(jì)中FPGA編程較為復(fù)雜，因此本文著重介紹了FPGA的收發(fā)數(shù)據(jù)控制模塊的設(shè)計(jì)。

TS201的鏈路口有1 b和4 b兩種傳輸方式，本文以4 b為例進(jìn)行設(shè)計(jì)。圖3為4 b的硬件連接圖，其中LXDATAO3_0~3和LXCLKOUT分別為差分?jǐn)?shù)據(jù)和時(shí)鐘線，LXACKI和/LXBCMPO(/表示信號(hào)低有效)為握手信號(hào)。

圖3 鏈路口配置

3.2.1 TS201鏈路口通信的通用規(guī)則以及特征

鏈路口協(xié)議的定時(shí)有幾個(gè)通用規(guī)則[2]：

(1) 第一個(gè)數(shù)據(jù)(1 b或者4 b)總是在鏈路口時(shí)鐘的上升沿傳輸；

(2) 最后一個(gè)數(shù)(1 b或者4 b)總是在鏈路口時(shí)鐘的下降沿傳輸；

(3) 當(dāng)鏈路口空閑時(shí)LXCLKOUTP總是被拉低。

鏈路口接口有如下特征[1]：

(1) 只有當(dāng)數(shù)據(jù)傳輸時(shí)才有不連續(xù)的時(shí)鐘；

(2) 四字(128 b)是數(shù)據(jù)傳輸?shù)淖钚￠L度；

(3) 具有可選的校驗(yàn)字節(jié)。

3.2.2 鏈路口發(fā)送部分設(shè)計(jì)

發(fā)送器要求有3個(gè)操作時(shí)鐘輸入：鏈路口時(shí)鐘(clk 和clk270)和本振系統(tǒng)時(shí)鐘clk4。clk4與clk是同步的，前者的頻率為后者的1/4。若校驗(yàn)沒被啟動(dòng)，四字就背靠背傳輸，中間沒有插入延遲,而使能校驗(yàn)?zāi)K將導(dǎo)致垃圾字節(jié)之后的兩個(gè)鏈路口時(shí)鐘的延遲。延遲期間鏈路口時(shí)鐘和數(shù)據(jù)都是停止的，即時(shí)鐘保持為低而數(shù)據(jù)保持不變。本文的設(shè)計(jì)沒啟動(dòng)校驗(yàn)功能。鏈路口發(fā)送部分框圖如圖4所示。

圖4 鏈路口發(fā)送部分結(jié)構(gòu)

(1) 發(fā)送緩沖主要用來調(diào)和FPGA與TS201之間工作頻率的差異。例如當(dāng)FPGA工作在40 MHz時(shí)，由于TS201的本振時(shí)鐘為50 MHz，這時(shí)FIFO可以緩存數(shù)據(jù)，解決數(shù)據(jù)率不一致的問題。緩沖FIFO可用quartus LPM庫生成，用戶需要用到的FIFO容量，存入數(shù)據(jù)的長度，以及指示標(biāo)志都可由用戶設(shè)定，應(yīng)用較簡便。本設(shè)計(jì)并未啟動(dòng)校驗(yàn)功能，所以從FIFO出來的數(shù)據(jù)一方面進(jìn)入控制模塊，另一方面經(jīng)過與門進(jìn)入雙數(shù)據(jù)率數(shù)據(jù)輸出。

(2) 控制模塊主要用于檢測TS201發(fā)送過來的應(yīng)答信號(hào)acki。根據(jù)此信號(hào)產(chǎn)生雙數(shù)據(jù)率時(shí)鐘輸出模塊的輸入信號(hào)，并啟動(dòng)FIFO的讀操作，使其輸出數(shù)據(jù)進(jìn)入雙數(shù)據(jù)率數(shù)據(jù)輸出模塊,并發(fā)出傳輸結(jié)束信號(hào)bcmpo_n。

(3) 雙數(shù)據(jù)率時(shí)鐘輸出以及雙數(shù)據(jù)率數(shù)據(jù)輸出模塊用的都是quartus的LPM庫提供的altddio模塊，如圖5所示。DDR_OUT為雙數(shù)據(jù)率數(shù)據(jù)輸出模塊，在鏈路口時(shí)鐘的上升沿和下降沿分別輸出數(shù)據(jù)的低四位和高四位,而ddr_clk為雙數(shù)據(jù)率時(shí)鐘輸出，其中clk_h信號(hào)是TS201發(fā)到FPGA應(yīng)答信號(hào)的延遲。上述兩個(gè)模塊的輸出都送到DSP鏈路口的LVDS信號(hào)。

圖5 雙數(shù)據(jù)率時(shí)鐘輸出以及雙數(shù)據(jù)率數(shù)據(jù)輸出模塊在FPGA內(nèi)部的實(shí)現(xiàn)方法

3.2.3 鏈路口接收部分設(shè)計(jì)

圖6為鏈路口的接收模塊。其中，本振時(shí)鐘clk和鏈路口時(shí)鐘inclk需要滿足如下關(guān)系：本振時(shí)鐘clk與鏈路口時(shí)鐘異步，前者的頻率必須至少為后者的2/5而不大于后者的2/3。例如，對(duì)于500 MHz鏈路口時(shí)鐘，本振時(shí)鐘必須位于200～333.3 MHz之間。

(1) 接收數(shù)據(jù)捕獲模塊用于接收鏈路口時(shí)鐘和數(shù)據(jù)。鏈路口時(shí)鐘inclk直接用于獲取鏈路口數(shù)據(jù)，并在鏈路口時(shí)鐘的上升和下降沿把數(shù)據(jù)放入兩個(gè)移位寄存器。數(shù)據(jù)被傳輸?shù)浇邮誇IFO緩沖器，若校驗(yàn)功能啟動(dòng)還可將數(shù)據(jù)傳輸?shù)叫ｒ?yàn)?zāi)K。

(2) 控制模塊主要用于產(chǎn)生控制信號(hào)對(duì)其他3個(gè)模塊進(jìn)行狀態(tài)控制，以保證他們之間數(shù)據(jù)傳輸、運(yùn)算結(jié)果等正確。

(3) 接收緩沖FIFO采用和鏈路口接收接口設(shè)計(jì)中相同的FIFO。

圖6 鏈路口接收部分結(jié)構(gòu)

3.3 仿真結(jié)果

由于篇幅關(guān)系，本文只給出鏈路口的發(fā)送接口仿真結(jié)果，如圖7所示，本振時(shí)鐘clk為50 MHz，作為緩沖FIFO的讀寫時(shí)鐘。緩沖FIFO的寫時(shí)能信號(hào)twr高有效，F(xiàn)IFO的讀使能信號(hào)為TS201鏈路口應(yīng)答信號(hào)ACKI，低有效。DDC_out的有效數(shù)據(jù)寫進(jìn)FIFO之后，一旦ACKI拉低，F(xiàn)IFO就輸出數(shù)據(jù)QQ，再經(jīng)過數(shù)據(jù)長度轉(zhuǎn)換得到QQ_DES，最后雙數(shù)據(jù)率時(shí)鐘輸出tt_clk以及雙數(shù)據(jù)率數(shù)據(jù)輸出tt_dat。

圖7 鏈路口發(fā)送接口仿真結(jié)果

4 TS201與FPGA總線傳輸和鏈路口傳輸?shù)谋容^

上文實(shí)現(xiàn)了TS201與FPGA數(shù)據(jù)通信的兩種方式：總線方式和鏈路口方式。鏈路口方式更適合于FPGA與DSP之間的實(shí)時(shí)通信，原因主要有：

(1) 實(shí)時(shí)信號(hào)處理運(yùn)算量日益增加，目前普遍采用多DSP并行處理的方式，他們共享總線以互相映射存儲(chǔ)空間，如果再與FPGA通過總線連接，必然會(huì)導(dǎo)致FPGA與DSP的總線競爭。

(2) 雖然TS201外部總線具有較寬的數(shù)據(jù)線(最多64 b)，在總線時(shí)鐘不是很高的情況下仍然能夠獲得較高的數(shù)據(jù)傳輸速率，但需要較多的I/O管腳，在一定程度上增加了布線的難度[2]。而采用鏈路口通信不但能有效緩解DSP總線上的壓力，而且傳輸速度快、可靠性高，與FPGA之間的連線相對(duì)也少得多。

5 結(jié)語

本文使用Altera公司的FPGA實(shí)現(xiàn)了與ADI公司的新一代高性能處理器TigerSHARC TS201的總線傳輸和鏈路口傳輸接口?？偩€傳輸需要較多的I/O管腳以及可能造成FPGA與DSP之間總線競爭,而鏈路口通信需要相對(duì)少的I/O管腳，布線相對(duì)簡單，尤其是傳輸速度快，可靠性高。從而鏈路口傳輸更靈活，更適合于FPGA與DSP之間的實(shí)時(shí)通信。

參考文獻(xiàn)

[1]ADSP―TS201 TigerSHARC Processor Hardware Reference[Z].Analog Devices Inc.2004.

[2]ADSP―TS201 TigerSHARC Processor Programming Reference[Z].Analog Devices Inc.2004.

[3]劉飛宇.基于FPGA的高速通信接口設(shè)計(jì)[J].實(shí)驗(yàn)科學(xué)與技術(shù)，2005,3(3)：113―114，107

[4]San Jose.Cyclone Device Handbook[Z].Altera Corporation,2003.

作者簡介

龔翠玲 女，1981年出生,廣東廣州人，碩士研究生。主要研究方向?yàn)樽赃m應(yīng)信號(hào)處理、高速實(shí)時(shí)信號(hào)處理及系統(tǒng)設(shè)計(jì)等。

吳 超 男，1983年出生,河北新樂人，碩士研究生。主要研究方向?yàn)樽赃m應(yīng)信號(hào)處理、高速實(shí)時(shí)信號(hào)處理及系統(tǒng)設(shè)計(jì)等。

龔麗芳 女，1978年出生,廣東廣州人，現(xiàn)為廣州市花都區(qū)炭步第一中學(xué)教師。

宋萬杰 男，1960年出生,陜西銅川人，高級(jí)工程師。主要從事雷達(dá)系統(tǒng)設(shè)計(jì)、雷達(dá)信號(hào)處理、數(shù)字集成電路設(shè)計(jì)等方向的研究。