導(dǎo)語：如何才能寫好一篇集成電路設(shè)計基本流程，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

在非微電子專業(yè)如計算機、通信、信號處理、自動化、機械等專業(yè)開設(shè)集成電路設(shè)計技術(shù)相關(guān)課程，一方面，這些專業(yè)的學(xué)生有電子電路基礎(chǔ)知識，又有自己本專業(yè)的知識，可以從本專業(yè)的系統(tǒng)角度來理解和設(shè)計集成電路芯片，非常適合進行各種應(yīng)用的集成電路芯片設(shè)計階段的工作，這些專業(yè)也是目前芯片設(shè)計需求最旺盛的領(lǐng)域；另一方面，對于這些專業(yè)學(xué)生的應(yīng)用特點，不宜也不可能開設(shè)微電子專業(yè)的所有課程，也不宜將集成電路設(shè)計階段的許多技術(shù)（如低功耗設(shè)計、可測性設(shè)計等）開設(shè)為單獨課程，而是要將相應(yīng)課程整合，開設(shè)一到二門集成電路設(shè)計的綜合課程，使學(xué)生既能夠掌握集成電路設(shè)計基本技術(shù)流程，也能夠了解集成電路設(shè)計方面更深層的技術(shù)和發(fā)展趨勢。因此，在課程的具體設(shè)置上，應(yīng)該把握以下原則。理論講授與實踐操作并重集成電路設(shè)計技術(shù)是一門實踐性非常強的課程。隨著電子信息技術(shù)的飛速發(fā)展，采用EDA工具進行電路輔助設(shè)計，已經(jīng)成為集成電路芯片主流的設(shè)計方法。因此，在理解電路和芯片設(shè)計的基本原理和流程的基礎(chǔ)上，了解和掌握相關(guān)設(shè)計工具，是掌握集成電路設(shè)計技術(shù)的重要環(huán)節(jié)。技能培訓(xùn)與前瞻理論皆有在課程的內(nèi)容設(shè)置中，既要有使學(xué)生掌握集成電路芯片設(shè)計能力和技術(shù)的講授和實踐，又有對集成電路芯片設(shè)計新技術(shù)和更高層技術(shù)的介紹。這樣通過本門課程的學(xué)習(xí)，一方面，學(xué)員掌握了一項實實在在有用的技術(shù)；另一方面，學(xué)員了解了該項技術(shù)的更深和更新的知識，有利于在碩、博士階段或者在工作崗位上，對集成電路芯片設(shè)計技術(shù)的繼續(xù)研究和學(xué)習(xí)。基礎(chǔ)理論和技術(shù)流程隔離由于是針對非微電子專業(yè)開設(shè)的課程，因此在課程講授中不涉及電路設(shè)計的一些原理性知識，如半導(dǎo)體物理及器件、集成電路的工藝原理等，而是將主要精力放在集成電路芯片的設(shè)計與實現(xiàn)技術(shù)上，這樣非微電子專業(yè)的學(xué)生能夠很容易入門，提高其學(xué)習(xí)興趣和熱情。

2非微電子專業(yè)集成電路設(shè)計課程實踐

根據(jù)以上原則，信息工程大學(xué)根據(jù)具體實際，在計算機、通信、信號處理、密碼等相關(guān)專業(yè)開設(shè)集成電路芯片設(shè)計技術(shù)課程，根據(jù)近兩年的教學(xué)情況來看，取得良好的效果。該課程的主要特點如下。優(yōu)化的理論授課內(nèi)容1）集成電路芯片設(shè)計概論：介紹IC設(shè)計的基本概念、IC設(shè)計的關(guān)鍵技術(shù)、IC技術(shù)的發(fā)展和趨勢等內(nèi)容。使學(xué)員對IC設(shè)計技術(shù)有一個大概而全面的了解，了解IC設(shè)計技術(shù)的發(fā)展歷程及基本情況，理解IC設(shè)計技術(shù)的基本概念；了解IC設(shè)計發(fā)展趨勢和新技術(shù)，包括軟硬件協(xié)同設(shè)計技術(shù)、IC低功耗設(shè)計技術(shù)、IC可重用設(shè)計技術(shù)等。2）IC產(chǎn)業(yè)鏈及設(shè)計流程：介紹集成電路產(chǎn)業(yè)的歷史變革、目前形成的“四業(yè)分工”，以及數(shù)字IC設(shè)計流程等內(nèi)容。使學(xué)員了解集成電路產(chǎn)業(yè)的變革和分工，了解設(shè)計、制造、封裝、測試等環(huán)節(jié)的一些基本情況，了解數(shù)字IC的整個設(shè)計流程，包括代碼編寫與仿真、邏輯綜合與布局布線、時序驗證與物理驗證及芯片面積優(yōu)化、時鐘樹綜合、掃描鏈插入等內(nèi)容。3）RTL硬件描述語言基礎(chǔ)：主要講授Verilog硬件描述語言的基本語法、描述方式、設(shè)計方法等內(nèi)容。使學(xué)員能夠初步掌握使用硬件描述語言進行數(shù)字邏輯電路設(shè)計的基本語法，了解大型電路芯片的基本設(shè)計規(guī)則和設(shè)計方法，并通過設(shè)計實踐學(xué)習(xí)和鞏固硬件電路代碼編寫和調(diào)試能力。4）系統(tǒng)集成設(shè)計基礎(chǔ)：主要講授更高層次的集成電路芯片如片上系統(tǒng)（SoC）、片上網(wǎng)絡(luò)（NoC）的基本概念和集成設(shè)計方法。使學(xué)員初步了解大規(guī)模系統(tǒng)級芯片架構(gòu)設(shè)計的基礎(chǔ)方法及主要片內(nèi)嵌入式處理器核。

豐富的實踐操作內(nèi)容1）Verilog代碼設(shè)計實踐：學(xué)習(xí)通過課下編碼、上機調(diào)試等方式，初步掌握使用Verilog硬件描述語言進行基本數(shù)字邏輯電路設(shè)計的能力，并通過給定的IP核或代碼模塊的集成，掌握大型芯片電路的集成設(shè)計能力。2）IC前端設(shè)計基礎(chǔ)實踐：依托Synopsys公司數(shù)字集成電路前端設(shè)計平臺DesignCompiler，使學(xué)員通過上機演練，初步掌握使用DesignCompiler進行集成電路前端設(shè)計的流程和方法，主要包括RTL綜合、時序約束、時序優(yōu)化、可測性設(shè)計等內(nèi)容。3）IC后端設(shè)計基礎(chǔ)實踐：依托Synopsys公司數(shù)字集成電路后端設(shè)計平臺ICCompiler，使學(xué)員通過上機演練，初步掌握使用ICCompiler進行集成電路后端設(shè)計的流程和方法，主要包括后端設(shè)計準(zhǔn)備、版圖規(guī)劃與電源規(guī)劃、物理綜合與全局優(yōu)化、時鐘樹綜合、布線操作、物理驗證與最終優(yōu)化等內(nèi)容。靈活的考核評價機制1）IC設(shè)計基本知識筆試：通過閉卷考試的方式，考查學(xué)員隊IC設(shè)計的一些基本知識，如基本概念、基本設(shè)計流程、簡單的代碼編寫等。2）IC設(shè)計上機實踐操作：通過上機操作的形式，給定一個具體并相對簡單的芯片設(shè)計代碼，要求學(xué)員使用Synopsys公司數(shù)字集成電路設(shè)計前后端平臺，完成整個芯片的前后端設(shè)計和驗證流程。3）IC設(shè)計相關(guān)領(lǐng)域報告：通過撰寫報告的形式，要求學(xué)員查閱IC設(shè)計領(lǐng)域的相關(guān)技術(shù)文獻，包括該領(lǐng)域的前沿研究技術(shù)、設(shè)計流程中相關(guān)技術(shù)點的深入研究、集成電路設(shè)計領(lǐng)域的發(fā)展歷程和趨勢等，撰寫相應(yīng)的專題報告。

3結(jié)語

篇2

建設(shè)集成電路設(shè)計相關(guān)課程的視頻教學(xué)資源，包括集成電路設(shè)計基礎(chǔ)理論課程講授視頻、典型案例設(shè)計講解視頻、集成電路制造工藝視頻等；構(gòu)建集教師、博士研究生、碩士研究生和本科生于一體的設(shè)計數(shù)據(jù)共享平臺。集成電路設(shè)計是一項知識密集的復(fù)雜工作，隨著該行業(yè)技術(shù)的不斷進步，傳統(tǒng)教學(xué)模式在內(nèi)容上沒法完全展示集成電路的設(shè)計過程和設(shè)計方法，尤其不能展示基于EDA軟件進行的設(shè)計仿真分析，這勢必會嚴重影響教學(xué)效果。另外，由于課時量有限，學(xué)生在課堂上只能形成對集成電路的初步了解，若在其業(yè)余時間能夠通過視頻教程系統(tǒng)地學(xué)習(xí)集成電路設(shè)計的相關(guān)知識，在進行設(shè)計時能夠借鑒共享平臺中的相關(guān)方案，將能很好地激發(fā)學(xué)生學(xué)習(xí)的積極性，顯著提高教學(xué)效果。

二、優(yōu)化課程教學(xué)方式方法

以多媒體教學(xué)為主，輔以必要的板書，力求給學(xué)生創(chuàng)造生動的課堂氛圍；以充分調(diào)動學(xué)生學(xué)習(xí)積極性和提升學(xué)生設(shè)計能力的目標(biāo)為導(dǎo)向[3]，重點探索啟發(fā)式、探究式、討論式、參與式、翻轉(zhuǎn)課堂等教學(xué)模式，激勵學(xué)生自主學(xué)習(xí)；在教學(xué)講義的各章節(jié)中添加最新知識，期末開展前沿專題討論，幫助學(xué)生掌握學(xué)科前沿動態(tài)。傳統(tǒng)教學(xué)模式以板書為主，不能滿足集成電路設(shè)計課程信息量大的需求，借助多媒體手段可將大量前沿資訊和設(shè)計實例等信息展現(xiàn)給學(xué)生。由于集成電路設(shè)計理論基礎(chǔ)課程較為枯燥乏味，傳統(tǒng)的“老師講、學(xué)生聽”的教學(xué)模式容易激起學(xué)生的厭學(xué)情緒，課堂教學(xué)中應(yīng)注意結(jié)合生產(chǎn)和生活實際進行講解，多列舉一些生動的實例，充分調(diào)動學(xué)生的積極性。另外，關(guān)于集成電路設(shè)計的書籍雖然很多，但是在深度和廣度方面都較適合作為本科生教材的卻很少，即便有也是出版時間較為久遠，跟不上集成電路行業(yè)的快速發(fā)展節(jié)奏，選擇一些較新的設(shè)計作為案例講解、鼓勵學(xué)生瀏覽一些行業(yè)資訊網(wǎng)站和論壇、開展前沿專題講座等可彌補教材和行業(yè)情況的脫節(jié)。

三、改革課程考核方式

改革課程考核、評價模式，一方面通過習(xí)題考核學(xué)生對基礎(chǔ)知識和基本理論的掌握情況；另一方面，通過項目實踐考核學(xué)生的基本技能，加大對學(xué)生的學(xué)習(xí)過程考核，突出對學(xué)生分析問題和解決問題能力、動手能力的考察；再者，在項目實踐中鼓勵學(xué)生勇于打破常規(guī)，充分發(fā)揮自己的主觀能動性，培養(yǎng)學(xué)生的創(chuàng)新意識。傳統(tǒng)“一張試卷”的考核方式太過死板、內(nèi)容局限，不能充分體現(xiàn)學(xué)生的學(xué)習(xí)水平。集成電路設(shè)計牽涉到物理、數(shù)學(xué)、計算機、工程技術(shù)等多個學(xué)科的知識，要求學(xué)生既要有扎實的基礎(chǔ)知識和理論基礎(chǔ)，又要有很好的靈活性。因此，集成電路設(shè)計課程的考核應(yīng)該是理論考試和項目實踐考核相結(jié)合，另外，考核是評價學(xué)生學(xué)習(xí)情況的一種手段，也應(yīng)該是幫助學(xué)生總結(jié)和完善課程學(xué)習(xí)內(nèi)容的一個途徑，課程考核不僅要看學(xué)生的學(xué)習(xí)成果，也要看學(xué)生應(yīng)用所學(xué)知識的發(fā)散思維和創(chuàng)新能力。

四、加強實踐教學(xué)

在理論課程講解到集成電路的最小單元電路時就要求學(xué)生首先進行模擬仿真實驗，然后隨著課程的推進進行設(shè)計性實驗，倡導(dǎo)自選性、協(xié)作性實驗。理論課程講授完后，在暑期學(xué)期集中進行綜合性、更深層次的設(shè)計性實驗。集成電路設(shè)計是一門實踐性很強的課程，必須通過大量的項目實踐夯實學(xué)生的基礎(chǔ)知識水平、鍛煉學(xué)生分析和解決問題的能力。另外，“設(shè)計”要求具備自主創(chuàng)新意識和團隊協(xié)作能力，應(yīng)在實踐教學(xué)中鼓勵學(xué)生打破常規(guī)、靈活運用基礎(chǔ)知識、充分發(fā)揮自身特點并和團隊成員形成優(yōu)勢互補，鍛煉和提升創(chuàng)新能力和團隊協(xié)作能力。

五、總結(jié)

篇3

IC設(shè)計工程師是當(dāng)今最受人尊敬的金領(lǐng)職業(yè)之一，不但收入相當(dāng)豐厚，而且工作極富挑戰(zhàn)性和成就感。在全國就業(yè)形式比較嚴峻的今天，IC設(shè)計工程師就業(yè)卻是另一片天地，在北京、上海、深圳等地，IC設(shè)計人才都做為緊缺人才被列進重點引進人才目錄，具有經(jīng)驗的設(shè)計人員更成為各IC公司高薪爭搶的對象，IC設(shè)計人才嚴重供不應(yīng)求。廣大在校學(xué)生和初入IC設(shè)計行業(yè)的工程師也因為缺乏項目經(jīng)驗和實踐環(huán)境,很難在這一領(lǐng)域獲得進一步提升和發(fā)展，而IC設(shè)計公司也苦于找不到具有工作能力的設(shè)計人才。

北京集成電路設(shè)計園第五日IC設(shè)計培訓(xùn)中心獨家推出數(shù)字集成電路前端設(shè)計就業(yè)班，在最短的時間里讓學(xué)員學(xué)習(xí)數(shù)字IC設(shè)計流程，設(shè)計方法，常用EDA工具，更以實際專題項目帶領(lǐng)學(xué)員完成一個從最初的設(shè)計規(guī)范到門級網(wǎng)表實現(xiàn)的整個前端設(shè)計流程，手把手帶領(lǐng)學(xué)員完成實際項目作品，使學(xué)員在領(lǐng)會IC設(shè)計知識的同時具備IC設(shè)計經(jīng)驗，并學(xué)會IC設(shè)計公司的團隊分工與合作。學(xué)成后可以勝任IC設(shè)計公司一般性設(shè)計工作，最終的專題設(shè)計和作品更可以做為求職和職位提升的有力證明。

北京集成電路設(shè)計園是全國七個集成電路設(shè)計產(chǎn)業(yè)化基地之一，園區(qū)花費數(shù)百萬美金購置的EDA設(shè)計平臺，是北京乃至北方地區(qū)唯一可以提供完善的國際頂級EDA設(shè)計工具和試驗環(huán)境的產(chǎn)業(yè)基地，同時園區(qū)有多家國內(nèi)外知名IC設(shè)計公司入駐，吸引了眾多設(shè)計人才在這里工作，濃厚的IC產(chǎn)業(yè)氛圍為學(xué)習(xí)IC設(shè)計提供了絕佳的環(huán)境。

“數(shù)字集成電路前端設(shè)計就業(yè)班”已于2005年成功舉辦兩期，學(xué)員有來自高校研究生、在職工作人員、應(yīng)屆畢業(yè)理工科學(xué)生等，實踐性的課程使學(xué)員完成從對IC設(shè)計的陌生到熟悉的過程，親歷IC設(shè)計整個前端流程。開班以來得到學(xué)員的廣泛認可，學(xué)員在本課程中學(xué)到的技術(shù)在求職中起到了關(guān)鍵性作用，先后有多名學(xué)員就職于國內(nèi)知名IC設(shè)計公司，包括威盛、華大、六合萬通、華為等，受到用人單位的好評。同時，在實踐過程中積累的經(jīng)驗和新的方法，將在第三期中得到提升和發(fā)展。

如果您正在為就業(yè)發(fā)愁，正在苦苦尋找一份高薪工作在北京上海這些大城市大展宏圖；

如果您想從事IC設(shè)計行業(yè)卻不知道從哪里入手；

如果您剛剛踏入IC設(shè)計行業(yè)，感覺技術(shù)和工作壓力很大；

那本課程將會帶你踏上這條充滿前途的金光大道，您的職業(yè)人生將從此與眾不同……

課程特色

教授IC前端設(shè)計全部流程

特別實用、常用的IC前端技術(shù)和方法

真實實踐環(huán)境，先進設(shè)計平臺，實際項目設(shè)計、親自動手制作

以直接就業(yè)為目的

招生對象

電子、計算機、通信等相關(guān)專業(yè)大學(xué)應(yīng)屆本科畢業(yè)生和低年級研究生

參加工作不久，需要提升技術(shù)水平和熟悉設(shè)計流程的在職工程師

或其它理工科背景有志于IC設(shè)計工作的轉(zhuǎn)行人員

開課時間

2006年3月27日

課時數(shù)

共70學(xué)時

上課時間

每周一、三、五晚18:30-21:30

每周二、四、六自修及作業(yè)

上課地點

北京集成電路設(shè)計園量子芯座5層培訓(xùn)教室

費用

報名費100元

學(xué)費2800元，包括聽課、講義、資料、輔導(dǎo)、上機軟硬件費用、證書等，食宿自理。

優(yōu)惠

2006年3月20日前報名，免收報名費

在校學(xué)生2006年3月20日前報名，可享受優(yōu)惠價2300元!

5人以上團體報名可九折優(yōu)惠！

食宿

外地學(xué)員可幫助聯(lián)系住宿，可以就近選擇北京大運村學(xué)生公寓，或方便實惠的公寓、單間、招待所、床位等。

附近有大運村食堂、北航食堂、小吃一條街及多家飯店可供選擇，經(jīng)濟實惠，非常方便。

交費方式

銀行匯款

開戶名稱：北京集成電路設(shè)計園有限責(zé)任公司

開戶銀行：招商銀行北京大運村支行(649)

帳號：6381001510001

報名現(xiàn)場交款

地 址：北京市海淀區(qū)知春路27號量子芯座5層IC設(shè)計培訓(xùn)中心

報名流程

1． 索取或下載報名表

2． 按要求填表、將報名表傳真或Email給我們

3． 電話或Email確認報名信息

4． 交納報名費和學(xué)費

5． 領(lǐng)取交費收據(jù)、確認函、聽課證

6． 報名成功

聯(lián)系方式

電話：82357175/83/84-850/851/852/858/859

郵件：.cn

課程大綱和更多信息請查詢網(wǎng)站：.cn

注：本班招生30人，招滿截止，名額有限，預(yù)報從速！若報名人數(shù)少于10人則不開班

數(shù)字集成電路前端設(shè)計人才班

實戰(zhàn)提高班

課程簡介

北京集成電路設(shè)計園第五日IC設(shè)計培訓(xùn)中心獨家推出具有極強實踐性“數(shù)字集成電路前端設(shè)計實戰(zhàn)提高班”課程，針對具有一定工作經(jīng)驗的在職工程師、高年級研究生以及需要項目經(jīng)驗的高校任課教師，按照IC設(shè)計公司產(chǎn)品開發(fā)流程，采取強化訓(xùn)練、項目實踐、專題制作等方法，帶領(lǐng)學(xué)員在真實的實踐環(huán)境中提升技術(shù)水平。本課程為前端設(shè)計高端精華課程，在特別精簡的時間內(nèi)講解非常完整的流程以及更實用的設(shè)計方法，課程涵蓋了相關(guān)技術(shù)的核心內(nèi)容，老師將自己的實踐經(jīng)驗傾囊而授。

本課程在“數(shù)字集成電路前端設(shè)計就業(yè)班”成功舉辦的基礎(chǔ)上，為學(xué)員提供技術(shù)進階，目標(biāo)直指培養(yǎng)較高水平IC設(shè)計工程師，在保證學(xué)員獲得IC前端設(shè)計全部技術(shù)要點的同時，重點鍛煉學(xué)員的實際動手能力，更為關(guān)鍵的是在長達45個學(xué)時，跨度近兩個月的時間內(nèi)，學(xué)生將以一個簡單標(biāo)量流水線處理器的設(shè)計為核心，進行RTL設(shè)計、邏輯綜合、時序分析、芯片測試、綜合驗證、以及高級技術(shù)和設(shè)計優(yōu)化的技術(shù)學(xué)習(xí)和項目實踐。學(xué)員可以選擇參與處理器設(shè)計或系統(tǒng)芯片IP模塊設(shè)計，要求至少參與完成此處理器芯片或獨立完成一個系統(tǒng)芯片IP模塊從設(shè)計規(guī)范到網(wǎng)表實現(xiàn)的整個前端設(shè)計過程，最終的設(shè)計是可以拿去layout和流片的。

同時，本培訓(xùn)中心位于北京集成電路設(shè)計園――全國七個集成電路設(shè)計產(chǎn)業(yè)化基地之一，園區(qū)花費數(shù)百萬美金購置的EDA設(shè)計平臺，是北京乃至北方地區(qū)唯一可以提供完善的國際頂級EDA設(shè)計工具和試驗環(huán)境的產(chǎn)業(yè)基地，同時園區(qū)有多家國內(nèi)外知名IC設(shè)計公司入駐，吸引了眾多設(shè)計人才在這里工作，濃厚的IC產(chǎn)業(yè)氛圍為學(xué)習(xí)IC設(shè)計提供了絕佳的環(huán)境。

如果你具有相關(guān)專業(yè)學(xué)歷，但缺乏一定的項目實踐機會；

如果你面對學(xué)習(xí)或工作挑戰(zhàn)，感覺壓力很大；

如果你對芯片設(shè)計充滿興趣，希望用最短的時間學(xué)到人家需要兩三年才能跨越的技術(shù)；

那么本課程將會成為你提升技術(shù)水平、躋身IC設(shè)計高級人才的理想選擇！

課程特色

完全不同于學(xué)校的課程體系和授課方法

沒有冗長而無用的理論介紹，直接教授最實用的設(shè)計方法和設(shè)計流程

真實實踐環(huán)境，先進設(shè)計平臺，實際項目設(shè)計、親自動手制作

要求獨立完成項目設(shè)計，具備真正意義上的項目經(jīng)驗

學(xué)成后做為高級人才可以推薦工作

招生對象

電子、通信、計算機等相關(guān)專業(yè)本科畢業(yè),一年以上工作經(jīng)驗的在職工程師；

電子、通信、計算機等相關(guān)專業(yè)較高年級在讀研究生；

一般高校需要項目經(jīng)驗的任課教師。

報名要求

有簡單或小規(guī)模電路設(shè)計經(jīng)驗，或初步熟悉IC設(shè)計前端工作但缺乏項目經(jīng)驗；

有數(shù)字邏輯基礎(chǔ)、了解VERILOG語言，會使用UNIX/Linux操作系統(tǒng)。

培訓(xùn)目標(biāo)

可獨立完成ASIC/SOC前端設(shè)計，成為中級IC前端設(shè)計工程師。

學(xué) 時

100學(xué)時，其中實習(xí)及專題制作45學(xué)時。

開課時間2006年3月16日

上課時間

每周四晚18：30-21：30，

每周六上午9：00-12：00、

每周日上午9：00-12：00

周一到周五自修及作業(yè)

上課地點

北京集成電路設(shè)計園量子芯座5層培訓(xùn)教室

費 用

報名費100元

學(xué)費4800元，包括聽課、講義、資料、輔導(dǎo)、上機軟硬件費用、證書等，食宿自理。

優(yōu) 惠

2006年3月1日前報名，免收報名費

在校學(xué)生在2006年3月1日前報名，可享受優(yōu)惠價4200元

5人以上團體報名可九折優(yōu)惠！

食 宿

外地學(xué)員可幫助聯(lián)系住宿，可以就近選擇北京大運村學(xué)生公寓，或方便實惠的公寓、單間、招待所、床位等。附近有大運村食堂、北航食堂、小吃一條街及多家飯店可供選擇，經(jīng)濟實惠，非常方便。

交費方式

銀行匯款

開戶名稱：北京集成電路設(shè)計園有限責(zé)任公司

開戶銀行：招商銀行北京大運村支行(649)

帳號：6381001510001

報名現(xiàn)場交款

地 址：北京市海淀區(qū)知春路27號量子芯座5層IC設(shè)計培訓(xùn)中心

報名流程

1． 索取或下載報名表

2．按要求填表、將報名表傳真或Email給我們

3．電話或Email確認報名信息

4． 交納報名費和學(xué)費

5．領(lǐng)取交費收據(jù)、確認函、聽課證

6． 報名成功

聯(lián)系方式

電話：82357175/83/84-850/851/852/858/859

郵件：.cn

課程大綱和更多信息請查詢網(wǎng)站：.cn

注：本班招生30人，招滿截止，名額有限，預(yù)報從速！若報名人數(shù)少于10人則不開班

集成電路封裝工藝員培訓(xùn)

招生對象 大專理工類專業(yè)及以上學(xué)歷

招生人數(shù) 限50人

開課時間 2006年2月13日-3月3日

（周一至周五上課）共120課時

課程內(nèi)容

半導(dǎo)體基礎(chǔ)制造程序、集成電路各類產(chǎn)品與應(yīng)用、集成電路生產(chǎn)常用材料使用簡介、集成電路英文應(yīng)用、集成電路廠務(wù)與環(huán)境、封裝基礎(chǔ)知識、集成電路SOP學(xué)習(xí)、集成電路設(shè)備基本操作與應(yīng)急處理、質(zhì)量環(huán)境及工作安全教育、集成電路封裝

開班宗旨

復(fù)芯微電子集成電路封裝工程師培訓(xùn)為您的職業(yè)生涯鑄造輝煌的起點

培訓(xùn)優(yōu)勢

訂單培養(yǎng)、校企結(jié)合、高就業(yè)率

課程特色 名校資深講師與企業(yè)主管共同授課；

獨家使用教材；

嚴謹治學(xué)、定期考核

附贈行業(yè)素質(zhì)、面試技巧等實用課程

職業(yè)前景

集成電路產(chǎn)業(yè)是未來全球高新技術(shù)產(chǎn)業(yè)的前沿和核心，是最具活力和滲透力的戰(zhàn)略產(chǎn)業(yè)。作為集成電路產(chǎn)業(yè)人才缺口最大的封裝產(chǎn)業(yè)，正需要大量有志于投身該事業(yè)的青年加入其中。

應(yīng)屆畢業(yè)生從事集成電路（IC）封裝行業(yè)，年薪3-6萬……

封裝企業(yè)大多提供相當(dāng)好的福利，包括吃、住、補貼……

想進入集成電路行業(yè)的您，請不要猶豫了！

招生對象 本科理工類專業(yè)及以上學(xué)歷

招生人數(shù) 限30人

開課時間 2006年3月4日-4月2日

（雙休日上課）共120課時

課程內(nèi)容：

計算機網(wǎng)絡(luò)與UNIX應(yīng)用、半導(dǎo)體基礎(chǔ)理論、集成電路制造工藝、集成電路設(shè)計概論、集成電路設(shè)計EDA軟件、基本版圖知識

開班宗旨：

復(fù)芯微電子IC版圖設(shè)計師培訓(xùn)為您的職業(yè)生涯鑄造輝煌的起點

培訓(xùn)優(yōu)勢：

訂單培養(yǎng)、保證推薦、高就業(yè)率

課程特色 校內(nèi)資深講師與企業(yè)在職工程師共同授課；

獨家使用教材；

嚴謹治學(xué)、定期考核

附贈行業(yè)素質(zhì)、面試技巧等實用課程

職業(yè)前情：

集成電路產(chǎn)業(yè)是未來全球高新技術(shù)產(chǎn)業(yè)的前沿和核心，是最具活力和滲透力的戰(zhàn)略產(chǎn)業(yè)。作為集成電路產(chǎn)業(yè)的命脈，目前長三角地區(qū)IC設(shè)計業(yè)的人才缺口已達20萬……

IC設(shè)計業(yè)薪酬水平不斷攀升，應(yīng)屆本科生從事IC版圖設(shè)計起薪達3000元……

IC設(shè)計師平均月薪高達10000元……

看到這些數(shù)字，您還需要猶豫嗎？

誠信責(zé)任創(chuàng)新

咨詢?nèi)?宣佳博老師

咨詢電話 021-51087308*8301

E-mail

TEL (021)- 51087308

FAX (021)- 50277166

篇4

關(guān)鍵詞：電子科學(xué)與技術(shù)；集成電路設(shè)計；平臺建設(shè)；IC產(chǎn)業(yè)

中圖分類號：G642 文獻標(biāo)志碼：A 文章編號：1674-9324（2014）08-0270-03

國家教育部于2007年正式啟動了高等學(xué)校本科教學(xué)質(zhì)量與教學(xué)改革工程（簡稱“質(zhì)量工程”），其建設(shè)的重要內(nèi)容之一就是使高校培養(yǎng)的理工科學(xué)生具有較強的實踐動手能力，更好地適應(yīng)社會和市場的需求[1]。為此，我校作為全國獨立學(xué)院理事單位于2007年6月通過了ISO2000：9001質(zhì)量管理體系認證[2]，同時確立了“質(zhì)量立校、人才強校、文化興?！比蠛诵膽?zhàn)略，深入推進內(nèi)涵式發(fā)展，全面提高人才培養(yǎng)質(zhì)量。對于質(zhì)量工程采取了多方面多角度的措施：加強教學(xué)改革項目工程；鼓勵參加校內(nèi)學(xué)生創(chuàng)新項目立項，（大學(xué)生創(chuàng)新基金項目）；積極參加國家、省級等電子設(shè)計大賽；有針對性地對人才培養(yǎng)方案進行大幅度的調(diào)整，增大課程實驗學(xué)時，實驗學(xué)時占課程的比例從原來的15%提高到25%以上，并且對實驗項目作了改進，提高綜合性和設(shè)計性實驗的比重；同時增加專業(yè)實踐課程，強調(diào)學(xué)生的應(yīng)用能力和創(chuàng)新能力；課程和畢業(yè)設(shè)計更注重選題來源，題目比以前具有更強的針對性，面向?qū)I(yè)，面向本地就業(yè)市場。不僅如此，學(xué)院還建立了創(chuàng)業(yè)孵化中心、建立了實驗中心等。通過這些有效的措施，努力提高學(xué)生的綜合素質(zhì)、創(chuàng)新和應(yīng)用能力。除了學(xué)校對電子信息類專業(yè)整體進行統(tǒng)籌規(guī)劃和建設(shè)外，各個二級學(xué)院都以“質(zhì)量工程”建設(shè)為出發(fā)點和立足點，從專業(yè)工程的角度出發(fā)，努力探索各個專業(yè)新的發(fā)展思路和方向。由于集成電路設(shè)計是高校電子科學(xué)與技術(shù)、微電子學(xué)等相關(guān)專業(yè)的主要方向，因此與之相關(guān)的課程和平臺建設(shè)成為該專業(yè)工程探索的重點。通過對當(dāng)前國內(nèi)外高校該專業(yè)方向培養(yǎng)方案分析，設(shè)置的課程主要強調(diào)模擬/數(shù)字電路方向，相應(yīng)的課程體系為此服務(wù)，人才培養(yǎng)方案設(shè)置與之相對應(yīng)的理論和實踐教學(xué)體系；同時建立相應(yīng)的實習(xí)、實踐教學(xué)平臺。由此，依據(jù)電子科學(xué)與技術(shù)專業(yè)的特點，結(jié)合本專業(yè)學(xué)生的層次和專業(yè)面向，同時依據(jù)本地的人才需求深度和廣度，對以往的人才培養(yǎng)方案進行革新，建立面向中山IC產(chǎn)業(yè)的集成電路設(shè)計專業(yè)應(yīng)用型的設(shè)計平臺。另外，從課程體系出發(fā)，強化IC設(shè)計的模擬集成電路后端版圖設(shè)計和驗證，使學(xué)生在實踐教學(xué)環(huán)節(jié)中得到實際的訓(xùn)練。通過這些改革既可有效地幫助學(xué)生迅速融入IC設(shè)計業(yè)，也為進入IC制造行業(yè)提高層次到新高度。

一、軟件設(shè)計平臺在集成電路設(shè)計業(yè)的重要性

自從1998年高等學(xué)校擴大招生以來，高校規(guī)模發(fā)展很快，在校大學(xué)生的人數(shù)比十五年前增長了10倍。高校的基礎(chǔ)設(shè)施和設(shè)備的投入呈現(xiàn)不斷增長的趨勢，學(xué)校的辦學(xué)條件不斷改善，同時，各個高校對實驗室的建設(shè)也在持續(xù)增大，然而在實驗室建設(shè)的過程中，盡管投入的資金量在不斷增大，但出現(xiàn)的現(xiàn)象是重視專業(yè)儀器和設(shè)備的投入，忽視專業(yè)設(shè)計軟件的購置，這可能是由于長期以來形成的重有形實體、輕無形設(shè)計軟件，然而這種意識給專業(yè)發(fā)展必將帶來不利影響。對于IC專業(yè)來說，該專業(yè)主要面向集成電路的生產(chǎn)、測試和設(shè)計，其中集成電路設(shè)計業(yè)是最具活力、最有增長效率的一塊，即使是在國際金融危機的2009年，中國的IC設(shè)計業(yè)不僅沒有像半導(dǎo)體行業(yè)那樣同比下降10%，反而逆勢增長9.1%；在2010年，國際金融危機剛剛緩和，中國IC設(shè)計業(yè)的同比增速又快速攀升到45%；2011年全行業(yè)銷售額為624.37億元，2012年比2012年增長8.98%達到680.45億元，集成電路行業(yè)不僅增長速度快，發(fā)展前景好，而且可以滿足更多的高校學(xué)生就業(yè)和創(chuàng)業(yè)。為了滿足IC設(shè)計行業(yè)的要求，必須建設(shè)該行業(yè)需求的集成電路軟件設(shè)計平臺。眾所周知集成電路行業(yè)制造成本相對較高，這就要求設(shè)計人員在設(shè)計電路產(chǎn)品時盡量做到一次流片成功，而要實現(xiàn)這種目標(biāo)需要建設(shè)電路設(shè)計驗證的平臺，即集成電路設(shè)計專業(yè)軟件設(shè)計平臺。通過軟件平臺可以實現(xiàn)：電路原理拓撲圖的構(gòu)建及參數(shù)仿真和優(yōu)化、針對具體集成電路工藝尺寸生產(chǎn)線的版圖設(shè)計和驗證、對版圖設(shè)計的實際性能進行仿真并與電路原理圖仿真對照、提供給制造廠商具體的GDSII版圖文件。軟件平臺實際上已經(jīng)達到驗證的目的，因此，對于集成電路設(shè)計專業(yè)的學(xué)生或工作人員來說，軟件設(shè)計平臺的建設(shè)特別重要，如果沒有軟件設(shè)計平臺也就無法培養(yǎng)出真正的IC設(shè)計人才。因此，在培養(yǎng)具有專業(yè)特色的應(yīng)用型人才的號召下，學(xué)院不斷加大實驗室建設(shè)[3]，從電子科學(xué)與技術(shù)專業(yè)角度出發(fā)，建設(shè)IC軟件設(shè)計平臺，為本地區(qū)域發(fā)展和行業(yè)發(fā)展服務(wù)。

二、建設(shè)面向中山本地市場IC應(yīng)用平臺

近年來，學(xué)校從自身建設(shè)的實際情況出發(fā)，減少因?qū)嶒灲?jīng)費緊張帶來的困境，積極推動學(xué)院集成電路設(shè)計專業(yè)方向的人才培養(yǎng)。教學(xué)單位根據(jù)集成電路設(shè)計的模塊特點確定合適的軟件設(shè)計平臺，原理拓撲圖的前端電路仿真采用PSPICE軟件工具，熟悉電路仿真優(yōu)化過程；后端采用L-EDIT版圖軟件工具，應(yīng)用實際生產(chǎn)廠家的雙極或CMOS工藝線來設(shè)計電路的版圖，并進行版圖驗證。這種處理方法雖然暫時性解決前端和后端電路及版圖仿真的問題，但與真正的系統(tǒng)設(shè)計集成電路相對出入較大，不利于形成IC的系統(tǒng)設(shè)計能力。2010年12月國家集成電路設(shè)計深圳產(chǎn)業(yè)化基地中山園區(qū)成立，該園區(qū)對集成電路設(shè)計人才的要求變得非常迫切，客觀上推進了學(xué)院對IC產(chǎn)業(yè)的人才培養(yǎng)力度，建立面向中山IC產(chǎn)業(yè)的專業(yè)應(yīng)用型設(shè)計平臺變得刻不容緩[4]，同時，新的人才培養(yǎng)方案也應(yīng)聲出臺，促進了具有一定深度的教學(xué)改革。

1.軟件平臺建設(shè)。從目前集成電路設(shè)計軟件使用的廣泛性和系統(tǒng)性來看，建設(shè)面向市場的應(yīng)用平臺，應(yīng)該是學(xué)校所使用的與實際設(shè)計公司或其他單位的軟件一致，使得所培養(yǎng)的IC設(shè)計人才能與將來的就業(yè)工作實現(xiàn)無縫對接，從而提高市場對所培養(yǎng)的集成電路設(shè)計人才的認可度，同時也可大大提高學(xué)生對專業(yè)設(shè)計的能力和信心[5]。遵循這個原則，選擇Cadence軟件作為建設(shè)平臺設(shè)計軟件，這不僅因為該公司是全球最大的電子設(shè)計技術(shù)、程序方案服務(wù)和設(shè)計服務(wù)供應(yīng)商，EDA軟件產(chǎn)品涵蓋了電子設(shè)計的整個流程，包括系統(tǒng)級設(shè)計，功能驗證，IC綜合及布局布線，模擬、混合信號及射頻IC設(shè)計，全定制集成電路設(shè)計，IC物理驗證，PCB設(shè)計和硬件仿真建模，而且通過大學(xué)計劃合作，可以大幅度的降低購置軟件所需資金，從而從根本上解決學(xué)校實驗室建設(shè)軟件費用昂貴的問題。另外，從中山乃至珠三角其他城市的IC行業(yè)中，各個單位都普遍采用該系統(tǒng)設(shè)計軟件，而且選用該軟件更有利于剛剛起步的中山集成電路設(shè)計，也更加有利于該產(chǎn)業(yè)的標(biāo)準(zhǔn)化和專業(yè)化，乃至進一步的發(fā)展和壯大。

2.針對中山IC產(chǎn)業(yè)設(shè)計。定位于面向本地產(chǎn)業(yè)的IC應(yīng)用型人才，就必須以中山IC產(chǎn)業(yè)為培養(yǎng)特色人才的出發(fā)點。中山目前有一批集成電路代工生產(chǎn)和設(shè)計的公司，主要有中山市奧泰普微電子有限公司、芯成微電子公司、深電微電子科技有限公司、木林森股份有限公司等，能進行IC設(shè)計、工藝制造和測試封裝，主要生產(chǎn)功率半導(dǎo)體器件和IC、應(yīng)用于家電等消費電子、節(jié)能照明等。日前奧泰普公司的0.35微米先進工藝生產(chǎn)線預(yù)計快速投產(chǎn)，該單位的發(fā)展對本地IC人才需求有極大的推動力，推動學(xué)生學(xué)習(xí)微電子專業(yè)的積極性，而這些也有力地支持本地IC企業(yè)的長遠發(fā)展。因此，建立面向本地集成電路產(chǎn)業(yè)的軟件設(shè)計平臺，有利于專業(yè)人才的培養(yǎng)、準(zhǔn)確定位，并形成了本地優(yōu)勢和特色。

3.教學(xué)實踐改革。為了提高人才培養(yǎng)質(zhì)量，形成專業(yè)特色，必須對人才培養(yǎng)方案進行修改。在人才培養(yǎng)方案中通過增加實踐教學(xué)環(huán)節(jié)的比例，實驗項目中除了原有驗證性的實驗外、還增加了綜合性或設(shè)計性的實驗，這種變化將有助于學(xué)生從被動實驗學(xué)習(xí)到主動實驗的綜合和設(shè)計，提高學(xué)生對知識的靈活運用和動手能力，從而為培養(yǎng)應(yīng)用型的人才打下良好的基礎(chǔ)。除此之外，與集成電路代工企業(yè)及芯片應(yīng)用公司建立合作關(guān)系。學(xué)生在學(xué)習(xí)期間到這些單位進行在崗實習(xí)和培訓(xùn)，可以將所學(xué)的專業(yè)理論知識應(yīng)用于實際生產(chǎn)當(dāng)中去，形成無縫對接；而從單位招聘人才角度上來說，可以節(jié)約人力資源培訓(xùn)成本，招到單位真正需要的崗位人才。因此，合作雙方在找到相互需求的基礎(chǔ)上，形成有效的合作機制。①課程改革。針對獨立學(xué)院培養(yǎng)應(yīng)用型人才的特點，除了培養(yǎng)方案上增加多元化教育課程之外，主要是強調(diào)實踐教學(xué)的改革，增加綜合實驗課程，如：《現(xiàn)代電子技術(shù)綜合設(shè)計》計32學(xué)時、《微電子學(xué)綜合實驗》計40學(xué)時、《EDA綜合實驗》為32學(xué)時、《集成電路設(shè)計實驗》為40學(xué)時，其相應(yīng)的課程學(xué)時數(shù)從以驗證性實驗為主的16個學(xué)時，增加到現(xiàn)在32學(xué)時以上的帶有綜合性或設(shè)計性實驗的綜合實踐課程。這種變化不僅是實踐教學(xué)環(huán)節(jié)的課時加大，而且是實驗項目的改進，也是實踐綜合能力的增強，有利于學(xué)生形成專業(yè)應(yīng)用能力。②與單位聯(lián)合的IC設(shè)計基地。IC設(shè)計基地主要立足于兩個方面：一是立足于本地IC企業(yè)或設(shè)計公司；二是立足于IC代工和集成電路設(shè)計應(yīng)用。前者主要利用本地資源就近的優(yōu)勢，學(xué)生參觀、實習(xí)都比較方便，同時也有利于學(xué)校與用人單位之間的良好溝通，提高雙方的認可度和贊同感。如：中山市奧泰普微電子有限公司、木林森股份有限公司等。后者從生產(chǎn)角度和設(shè)計應(yīng)用出發(fā)，帶領(lǐng)學(xué)生到IC代工企業(yè)參觀，初步了解集成電路的生產(chǎn)過程，企業(yè)的架構(gòu)、規(guī)劃和發(fā)展遠景。也可根據(jù)公司的人才需要，選派部分學(xué)生到公司在崗實習(xí)[6]。如：深圳方正微電子有限公司、廣州南科集成電子有限公司等。通過這些方式不僅可以增強學(xué)生對專業(yè)知識的應(yīng)用能力，而且有利于學(xué)生對IC單位的深入了解，為本校專業(yè)應(yīng)用型人才找到一種行之有效的就業(yè)之路。

三、集成電路設(shè)計平臺的實效性

從2002年創(chuàng)辦電子科學(xué)與技術(shù)專業(yè)以來，學(xué)校特別重視集成電路相關(guān)的實驗室建設(shè)。從初期的晶體管器件和集成塊性能測量，硅片的少子壽命、C-V特性、方阻等測量，發(fā)展到探針臺的芯片級的性能測試，在此期間為了滿足更多的學(xué)生實驗、興趣小組和畢業(yè)設(shè)計的要求，微電子實驗室的已經(jīng)過三次擴張和升級，其建設(shè)規(guī)模和實驗水平得到了大幅度的提升。另外，為培養(yǎng)本科學(xué)生集成電路的設(shè)計能力，提高應(yīng)用性能力，學(xué)校還建立了集成電路CAD實驗室，以電路原理圖仿真設(shè)計為重點，著重應(yīng)用L-Edit版圖軟件工具，進行基本的集成電路版圖設(shè)計及驗證，對提升學(xué)生集成電路設(shè)計應(yīng)用能力取得了一定的效果。目前，為了大力提高本科教學(xué)質(zhì)量，提升辦學(xué)水平，重點對實踐課程和IC軟件設(shè)計平臺進行了改革。學(xué)校開設(shè)了專門實踐訓(xùn)練課程，如：集成電路設(shè)計實驗。從以前的16學(xué)時課內(nèi)驗證設(shè)計實驗提升為32學(xué)時獨立的集成電路設(shè)計實驗實踐課程，內(nèi)容從以驗證為主的實驗轉(zhuǎn)變?yōu)橐栽O(shè)計和綜合為主的實驗，整體應(yīng)用設(shè)計水平進行了大幅度的提升，有利于培養(yǎng)學(xué)生的應(yīng)用和動手能力。不僅如此，對集成電路的設(shè)計軟件也進行了升級，從最初的用Pspice和Hspice軟件進行電路圖仿真，L-Edit軟件工具的后端版圖設(shè)計，升級為應(yīng)用系統(tǒng)的專業(yè)軟件平臺設(shè)計工具Cadence進行前后端的設(shè)計仿真驗證等，并采用開放實驗室模式，使得學(xué)生的系統(tǒng)設(shè)計能力得到一定程度的提升，提高了系統(tǒng)認識和項目設(shè)計能力。通過IC系統(tǒng)設(shè)計軟件平臺的建設(shè)和實踐教學(xué)課程改革，使得學(xué)生對電子科學(xué)與技術(shù)專業(yè)的性質(zhì)和內(nèi)容了解更加全面，對專業(yè)知識學(xué)習(xí)的深度和廣度也得到進一步提高，從而增強了專業(yè)學(xué)習(xí)的興趣，提高了自信心。此外，其他專業(yè)的學(xué)生也開始轉(zhuǎn)到本專業(yè)，從事集成電路設(shè)計學(xué)習(xí)，并對集成電路流片產(chǎn)生濃厚的興趣。除此之外，學(xué)生利用自己在外實踐實習(xí)的機會給學(xué)校引進研究性的開發(fā)項目，這些都為本專業(yè)的發(fā)展形成很好的良性循環(huán)。在IC設(shè)計平臺的影響下，本專業(yè)繼續(xù)報考碩士研究生的學(xué)生特別多，約占學(xué)生比例的45%左右。經(jīng)過這幾年的努力，2003、2004、2005、2006級都有學(xué)生在碩士畢業(yè)后分別被保送或考上電子科技大學(xué)、華南理工大學(xué)、復(fù)旦大學(xué)、香港城市大學(xué)的博士。從這些學(xué)生的反饋意見了解到，他們對學(xué)校在IC設(shè)計平臺建設(shè)評價很高，對他們進一步深造起到了很好的幫助作用。不僅如此，已經(jīng)畢業(yè)在本行業(yè)工作的學(xué)生也對IC設(shè)計平臺有很好的評價：通過該軟件設(shè)計平臺不僅熟悉了集成電路設(shè)計的工藝庫、集成電路工藝流程和相應(yīng)的工藝參數(shù)，而且也熟悉版圖的設(shè)計，這對于從事IC代工工作起到很好的幫助作用?，F(xiàn)在已經(jīng)有多屆畢業(yè)的學(xué)生在深圳方正微電子公司、中山奧泰普微電子有限公司工作。另外，還有許多學(xué)生從事集成電路應(yīng)用設(shè)計工作，主要分布于中山LED照明產(chǎn)業(yè)等。

通過IC軟件設(shè)計平臺建設(shè)，配合以實踐教學(xué)改革，使得學(xué)生所學(xué)理論知識和實際能力直接與市場實現(xiàn)無縫對接，培養(yǎng)了學(xué)生的創(chuàng)新意識和實踐動手能力，增強了學(xué)生的自信心。另外，利用與企業(yè)合作的生產(chǎn)實習(xí)，可以使得學(xué)生得到更好的工作鍛煉，為將來的工作打下良好的基礎(chǔ)。實踐證明，建設(shè)面向中山IC產(chǎn)業(yè)的集成電路設(shè)計實踐教學(xué)平臺，尋求高校與公司更緊密的新的合作模式，符合我校人才培養(yǎng)發(fā)展模式方向，對IC設(shè)計專業(yè)教學(xué)改革，培養(yǎng)滿足本地區(qū)乃至整個社會的高素質(zhì)應(yīng)用型人才，具有特別重要的作用。

參考文獻：

[1]許曉琳，易茂祥，王墨林.適應(yīng)“質(zhì)量工程”的IC設(shè)計實踐教學(xué)平臺建設(shè)[J].合肥工業(yè)大學(xué)學(xué)報（社會科學(xué)版），2011，25（4）：[129-132.

[2]胡志武，金永興，陳偉平，等.上海海事大學(xué)質(zhì)量管理體系運行的回顧與思考[J].航海教育研究，2009，（1）：16-20.

[3]毛建波，易茂祥.微電子學(xué)專業(yè)實驗室建設(shè)的探索與實踐[J].實驗室研究與探索，2005，24（12）：118-126.

[4]鞠晨鳴，徐建成.“未來工程師”能力的集中培養(yǎng)大平臺建設(shè)[J].實驗室研究與探索，2010，29（4）：158-161.

[5]袁穎，董利民，張萬榮.微電子技術(shù)實驗教學(xué)平臺的構(gòu)建[J].電氣電子教學(xué)學(xué)報，2009，（31）：115-117.

[6]王瑛.中低技術(shù)產(chǎn)業(yè)集群中企業(yè)產(chǎn)學(xué)研合作行為研究[J].中國科技論壇，2011，（9）：56-61.

篇5

集成電路設(shè)計公司在招聘版圖設(shè)計員工時，除了對員工的個人素質(zhì)和英語的應(yīng)用能力等要求之外，大部分是考查專業(yè)應(yīng)用的能力。一般都會對新員工做以下要求：熟悉半導(dǎo)體器件物理、CMOS或BiCMOS、BCD集成電路制造工藝；熟悉集成電路（數(shù)字、模擬）設(shè)計，了解電路原理，設(shè)計關(guān)鍵點；熟悉Foundry廠提供的工藝參數(shù)、設(shè)計規(guī)則；掌握主流版圖設(shè)計和版圖驗證相關(guān)EDA工具；完成手工版圖設(shè)計和工藝驗證[1，2]。另外，公司希望合格的版圖設(shè)計人員除了懂得IC設(shè)計、版圖設(shè)計方面的專業(yè)知識，還要熟悉Foundry廠的工作流程、制程原理等相關(guān)知識[3]。正因為其需要掌握的知識面廣，而國內(nèi)學(xué)校開設(shè)這方面專業(yè)比較晚，IC版圖設(shè)計工程師的人才缺口更為巨大，所以擁有一定工作經(jīng)驗的設(shè)計工程師，就成為各設(shè)計公司和獵頭公司爭相角逐的人才[4，5]。

二、針對企業(yè)要求的版圖設(shè)計教學(xué)規(guī)劃

1.數(shù)字版圖設(shè)計。數(shù)字集成電路版圖設(shè)計是由自動布局布線工具結(jié)合版圖驗證工具實現(xiàn)的。自動布局布線工具加載準(zhǔn)備好的由verilog程序經(jīng)過DC綜合后的網(wǎng)表文件與Foundry提供的數(shù)字邏輯標(biāo)準(zhǔn)單元版圖庫文件和I/O的庫文件，它包括物理庫、時序庫、時序約束文件。在數(shù)字版圖設(shè)計時，一是熟練使用自動布局布線工具如Encounter、Astro等，鑒于很少有學(xué)校開設(shè)這門課程，可以推薦學(xué)生自學(xué)或是參加專業(yè)培訓(xùn)。二是數(shù)字邏輯標(biāo)準(zhǔn)單元版圖庫的設(shè)計，可以由Foundry廠提供，也可由公司自定制標(biāo)準(zhǔn)單元版圖庫，因此對于初學(xué)者而言設(shè)計好標(biāo)準(zhǔn)單元版圖使其符合行業(yè)規(guī)范至關(guān)重要。2.模擬版圖設(shè)計。在模擬集成電路設(shè)計中，無論是CMOS還是雙極型電路，主要目標(biāo)并不是芯片的尺寸，而是優(yōu)化電路的性能，匹配精度、速度和各種功能方面的問題。作為版圖設(shè)計者，更關(guān)心的是電路的性能，了解電壓和電流以及它們之間的相互關(guān)系，應(yīng)當(dāng)知道為什么差分對需要匹配，應(yīng)當(dāng)知道有關(guān)信號流、降低寄生參數(shù)、電流密度、器件方位、布線等需要考慮的問題。模擬版圖是在注重電路性能的基礎(chǔ)上去優(yōu)化尺寸的，面積在某種程度上說仍然是一個問題，但不再是壓倒一切的問題。在模擬電路版圖設(shè)計中，性能比尺寸更重要。另外，模擬集成電路版圖設(shè)計師作為前端電路設(shè)計師的助手，經(jīng)常需要與前端工程師交流，看是否需要版圖匹配、布線是否合理、導(dǎo)線是否有大電流流過等，這就要求版圖設(shè)計師不僅懂工藝而且能看懂模擬電路。3.逆向版圖設(shè)計。集成電路逆向設(shè)計其實就是芯片反向設(shè)計。它是通過對芯片內(nèi)部電路的提取與分析、整理，實現(xiàn)對芯片技術(shù)原理、設(shè)計思路、工藝制造、結(jié)構(gòu)機制等方面的深入洞悉。因此，對工藝了解的要求更高。反向設(shè)計流程包括電路提取、電路整理、分析仿真驗證、電路調(diào)整、版圖提取整理、版圖繪制驗證及后仿真等。設(shè)計公司對反向版圖設(shè)計的要求較高，版圖設(shè)計工作還涵蓋了電路提取與整理，這就要求版圖設(shè)計師不僅要深入了解工藝流程；而且還要熟悉模擬電路和數(shù)字標(biāo)準(zhǔn)單元電路工作原理。

三、教學(xué)實現(xiàn)

篇6

關(guān)鍵詞：模擬集成電路；自適應(yīng)加權(quán)；多目標(biāo)優(yōu)化；Pareto最優(yōu)前沿

中圖分類號：TM352 文獻標(biāo)識碼：A 文章編號：2095-1302（2016）10-00-02

0 引 言

一直以來，人們都想實現(xiàn)模擬集成電路設(shè)計的自動化，但考慮到模擬集成電路性能指標(biāo)多，各性能指標(biāo)間互相影響等因素，使得模擬集成電路的自動化進程遠遠落后于數(shù)字集成電路，模擬集成電路已經(jīng)成為制約集成電路發(fā)展的瓶頸。隨著技術(shù)的發(fā)展，片上系統(tǒng)將模擬集成電路與數(shù)字集成電路整合到一塊芯片上。但人們對模擬集成電路的自動化研究卻從未中斷過，同時也取得了一些成果，其中基于優(yōu)化的設(shè)計方法因適用范圍廣而受到了人們的青睞。

基于優(yōu)化的設(shè)計方法將模擬集成電路的設(shè)計看作是多目標(biāo)優(yōu)化問題，電路設(shè)計時的性能指標(biāo)如增益、帶寬、相位裕度等就是多目標(biāo)優(yōu)化的目標(biāo)函數(shù)。通過多目標(biāo)優(yōu)化算法求解出電路目標(biāo)空間的Pareto前沿，該前沿就是電路各種性能指標(biāo)折衷后的最優(yōu)前沿，允許電路設(shè)計者從一組相互沖突的設(shè)計指標(biāo)中做出最佳選擇。

基于優(yōu)化的設(shè)計方法的核心是多目標(biāo)優(yōu)化算法，解決多目標(biāo)優(yōu)化問題的常用算法是加權(quán)和算法[1]，該算法容易理解、操作簡單，但是該算法不能求出Pareto前沿上位于凹區(qū)間內(nèi)的解，而當(dāng)權(quán)值均勻分布時，Pareto前沿上凸區(qū)間內(nèi)的解分布不均勻[2]。本文采用了自適應(yīng)加權(quán)和算法，該算法在加權(quán)和算法的基礎(chǔ)上改進而來，克服了加權(quán)和算法的上述缺點。

1 自適應(yīng)加權(quán)和算法原理

自適應(yīng)加權(quán)和算法[3]的權(quán)值系數(shù)沒有預(yù)先確定，而是通過所要求解問題的Pareto前沿曲線獲得。首先用傳統(tǒng)加權(quán)和算法產(chǎn)生一組起始解，然后在目標(biāo)空間確定需要細化的區(qū)域。將待細化區(qū)域看作可行域并且對該區(qū)域施加不等式約束條件，最后用傳統(tǒng)加權(quán)和方法對這些需要細化的子區(qū)域進行優(yōu)化。當(dāng)Pareto前沿上的所有子區(qū)域長度達到預(yù)定值時，優(yōu)化工作完成。

圖1所示的自適應(yīng)加權(quán)算法與傳統(tǒng)加權(quán)和算法進行了對比，說明了自適應(yīng)加權(quán)和算法的基本概念。真正的Pareto前沿用實線表示，通過多目標(biāo)優(yōu)化算法獲得的解用黑圓點表示。在該例中，整個Pareto前沿由相對平坦的凸區(qū)域和明顯凹的區(qū)域組成。解決這類問題的典型方法就是加權(quán)和算法，該算法可以描述成如下形式：

上式中描述的是兩個優(yōu)化目標(biāo)的情形，J1（x）和J2（x）分別為兩個目標(biāo)函數(shù)，sf1，0（x）和sf2，0（x）分別為對應(yīng)的歸一化因子，h（x）和g（x）分別為等式約束條件和不等式約束條件。

圖1（a）為采用加權(quán)和算法后解的分布，可以看出大部分解都分布在anchor points和inflection point，凹區(qū)間內(nèi)沒有求出解。該圖反映了加權(quán)和算法的兩個典型缺點：

（1）解在Pareto前沿曲線上分布不均勻；

（2）在Pareto前沿曲線為凹區(qū)間的部分不能求出解。

因此盡管加權(quán)和算法具有簡單、易操作的優(yōu)點，但上述缺點卻限制了其應(yīng)用，這些固有缺陷在實際多目標(biāo)優(yōu)化設(shè)計問題中頻繁出現(xiàn)。圖1描述了本文所提出的自適應(yīng)加權(quán)和算法的總體流程以及基本概念。首先根據(jù)加權(quán)和算法得到一組起始解，如圖1（a）所示，通過計算目標(biāo)前沿空間上相鄰解的距離來確定需要進行細化的區(qū)域，如圖1（b）所示，該圖中確定了兩個需要進行細化的區(qū)域。在確定需要進行細化的區(qū)域分別在平行于兩個目標(biāo)方向上添加額外的約束，如圖1（c）所示，在該圖中向減小方向J1添加的約束為1，J2減小方向添加的約束為2。對細化后添加完約束的區(qū)域用加權(quán)和算法優(yōu)化，得出新解，如圖1（d）所示，其中加權(quán)和算法求解最優(yōu)解時采用Matlab中的fmincon函數(shù)。從該圖中可看出，細化區(qū)域內(nèi)產(chǎn)生了新解，Pareto前沿上解的分布較之前更加均勻，且求出了凹區(qū)域內(nèi)的解，繼續(xù)細化能夠找出更多的解，Pareto前沿上的解也將分布地更加均勻。自適應(yīng)加權(quán)和算法的流程圖如圖2所示。

2 兩級運放設(shè)計實例

以一個帶米勒補償?shù)膬杉夁\放[4]為例，說明自適應(yīng)加權(quán)和算法的多目標(biāo)優(yōu)化設(shè)計。兩級運放電路圖如圖3所示。

電路的各項性能指標(biāo)如表1所列。

電路優(yōu)化過程中采用工作點驅(qū)動[5，6]的設(shè)計方法，電路的設(shè)計變量為電路直流工作點上一組獨立的電壓、電流。電路性能通過方程獲得，但方程中的小信號參數(shù)通過對工藝庫進行模糊邏輯建模[7，8]得到，使得計算速度提高的同時保證了計算精度。兩級運放電路的優(yōu)化結(jié)果如圖4所示。

圖為算法迭代五代后的優(yōu)化結(jié)果，由圖可以發(fā)現(xiàn)，經(jīng)過五代的優(yōu)化迭代，求出的最優(yōu)解在Pareto前沿上分布均勻。在同一電路中，單位增益帶寬的增加與擺率的增加都會使功耗增加，而電路功耗降低導(dǎo)致的結(jié)果是電路的面積增加，或通過犧牲面積來換取低功耗，犧牲面積換取電路的帶寬增加。這些結(jié)果與電路理論相吻合，同時也再次說明了模擬電路設(shè)計過程中的折衷以及模擬集成電路設(shè)計的復(fù)雜性。

3 結(jié) 語

自適應(yīng)加權(quán)和算法能求出位于凹區(qū)間內(nèi)的最優(yōu)解，并且最優(yōu)解分布均勻。本文通過兩級運放電路驗證了算法的優(yōu)化效果，最終得到了滿意的優(yōu)化結(jié)果。

參考文獻

[1]陽明盛，羅長童.最優(yōu)化原理、方法及求解軟件[M].北京：科學(xué)出版社，2010：92-94.

[2]I.Das， J.E. Dennis. A closer look at drawbacks of minimizing weighte dsums of objectives for Pareto set generation in multicriteria optimization problems [J]. Structral Optimization， 1997（14）：63-69.

[3]I. Y. Kim， O. L. de Weck. Adaptive weighted-summethod forbi-objective optimization：Paretofrontgeneration [J]. Struct Multidisc Optim， 2005（29）：149-158.

[4]Razavi B. Design of analog CMOS integrated circuits [M]. New York： Mc Graw-Hill， 2001.

[5]陳曉，郭裕順.工作點驅(qū)動的模擬集成電路優(yōu)化設(shè)計[J].杭州電子科技大學(xué)學(xué)報，35（6）：18-22.

[6]Guerra-Gomez I， McConaghy T， Tlelo-Cuautle E. Operating-point driven formulation for analog computer-aided design [J]. Analog Integrated Circuits and Signal Processing， 2013， 74（2）：345-353.

篇7

關(guān)鍵詞：EDA；SoC；教學(xué)特色

作者簡介：侯寧（1982-），男，河南鎮(zhèn)平人，河南城建學(xué)院電氣與信息工程學(xué)院，講師；趙張飛（1984-），男，安徽滁州人，河南城建學(xué)院電氣與信息工程學(xué)院，助教。（河南 平頂山 467000）

中圖分類號：G642 文獻標(biāo)識碼：A 文章編號：1007-0079（2014）08-0088-02

集成電路工藝的不斷進步，使得整個嵌入式系統(tǒng)可以集成到單顆芯片中，稱為系統(tǒng)芯片（System-on-a-chip，SoC）。SoC是在專用ASIC的基礎(chǔ)上發(fā)展起來的，其不再是功能單一的單元電路，而是一種面向某種應(yīng)用的嵌入式系統(tǒng)。[1，2]與由分立器件構(gòu)成的板級系統(tǒng)相比，SoC在成本、體積、速度、集成度、功能多樣性等方面均具有極大優(yōu)勢，是各種自動化設(shè)備、汽車電子、家電、消費類電子領(lǐng)域的核心部件。

由于我國在集成電路設(shè)計領(lǐng)域起步較晚，雖然歷經(jīng)十余年的奮起直追，但與國外的差距反而有逐步拉大的趨勢。2012年，國內(nèi)芯片進口總量2197.17億個，總額約1650億美元，已經(jīng)超過石油進口總額的1200億美元。SoC芯片的進口量更是在芯片進口總量中占有極大比重，因此，培養(yǎng)合格的集成電路設(shè)計人才是高校面臨的一項極其迫切的任務(wù)。

一、EDA技術(shù)教學(xué)面臨的挑戰(zhàn)

SoC系統(tǒng)設(shè)計包含硬件設(shè)計和嵌入式軟件設(shè)計兩個方面，需要微機原理、數(shù)字電路設(shè)計、模擬/射頻電路設(shè)計、嵌入式軟件等多學(xué)科的知識與技能。同時，由于SoC系統(tǒng)需要軟硬件協(xié)同實現(xiàn)系統(tǒng)功能，因此設(shè)計者必須在定義SoC功能規(guī)范時，確定SoC系統(tǒng)的軟硬件劃分。隨后，按照軟件工程方法學(xué)設(shè)計嵌入式軟件，按照VLSI集成電路設(shè)計方法學(xué)設(shè)計硬件。在設(shè)計過程中也需要結(jié)合軟硬件協(xié)同設(shè)計的思想，加快SoC系統(tǒng)的設(shè)計進度。[3，4]

現(xiàn)階段，我國高校中電子類及通訊類專業(yè)均開設(shè)有導(dǎo)論性質(zhì)的SoC系統(tǒng)課程，但是理論性太強，學(xué)生缺乏對SoC系統(tǒng)的直觀認識并且出現(xiàn)重嵌入式軟件，輕體系結(jié)構(gòu)及硬件設(shè)計的問題。學(xué)生對系統(tǒng)總線、知識產(chǎn)權(quán)核（intellectual Property，IP）、軟硬件劃分、軟硬件協(xié)同設(shè)計等概念不甚了解。

EDA技術(shù)是通訊工程、電子信息工程、電子科學(xué)與技術(shù)及相關(guān)專業(yè)的一門專業(yè)基礎(chǔ)課，也是唯一一門講述現(xiàn)代數(shù)字電路設(shè)計方法及流程的課程。[5]當(dāng)前EDA技術(shù)實驗面臨內(nèi)容單一，實驗項目常以驗證型實驗為主，學(xué)生的設(shè)計難以突破實驗箱的限制。[6]此外，在該課程教學(xué)之前，學(xué)生通過微機原理、單片機原理等課程的學(xué)習(xí)，已經(jīng)對嵌入式系統(tǒng)的體系結(jié)構(gòu)、指令集等概念建立起整體認識，但是由于面對的仍然是8051、8259等分立器件，學(xué)生還沒有建立系統(tǒng)的概念，特別是軟硬件協(xié)同設(shè)計的思想。因此，EDA技術(shù)教學(xué)中，在學(xué)生掌握了基本組合電路、時序電路設(shè)計方法后，利用一個真實的SoC系統(tǒng)平臺進行實踐教學(xué)，可以使學(xué)生進一步理解SoC系統(tǒng)，通過SoC系統(tǒng)實驗使學(xué)生初步建立起軟硬件協(xié)同設(shè)計思想。

二、SoC系統(tǒng)平臺介紹

為了滿足EDA設(shè)計課程教學(xué)中SoC系統(tǒng)實驗的需要，筆者開發(fā)了一款嵌入式SoC系統(tǒng)平臺，如圖1所示。

嵌入式SoC系統(tǒng)平臺包括一款兼容ARM指令集[7]的處理核。AHB總線掛接內(nèi)部存儲器，默認從設(shè)備，中斷控制器。處理核通過APB總線橋訪問常用的慢速外設(shè)，包括通用IO、定時器、SPI接口、I2C接口以及UART接口。

嵌入式SoC系統(tǒng)平臺結(jié)構(gòu)簡單，參數(shù)化設(shè)計，外設(shè)豐富，除了滿足SoC系統(tǒng)實驗要求外，還可以做為EDA課程設(shè)計的基礎(chǔ)平臺開展一些開放性實驗。

筆者開設(shè)的SoC系統(tǒng)實驗課沒有采用Altera公司的SOPC實驗環(huán)境。[8，9]筆者認為對于初步接觸SoC系統(tǒng)的學(xué)生而言，該平臺涉及的自動化工具過多，容易將學(xué)生學(xué)習(xí)的注意力轉(zhuǎn)移到工具的使用上，而忽略了對SoC系統(tǒng)本身的學(xué)習(xí)。

三、SoC系統(tǒng)實驗介紹

已經(jīng)開設(shè)的SoC系統(tǒng)實驗包括系統(tǒng)總線實驗、通用總線接口（General Purpose Input Output，GPIO）設(shè)計實驗和開放性實驗三部分。通過這部分內(nèi)容的學(xué)習(xí)，要求學(xué)生掌握系統(tǒng)總線、IP核的概念，初步建立軟硬件協(xié)同設(shè)計思想并理解軟硬件資源開銷。

1.系統(tǒng)總線實驗

微機原理和單片機課程通常以8051作為授課對象。8051的外部總線是一種板級三態(tài)總線，要求地址和數(shù)據(jù)總線復(fù)用，完全不同于強調(diào)流水操作的現(xiàn)代系統(tǒng)總線。AMBA總線是ARM公司定義的一種系統(tǒng)總線規(guī)范，用于ARM處理核與外設(shè)IP間的數(shù)據(jù)通訊，是一種典型的現(xiàn)代系統(tǒng)總線。①由于ARM處理核超高的市場占有率，AMBA總線標(biāo)準(zhǔn)應(yīng)用廣泛。

AMBA總線規(guī)范內(nèi)容較多，實驗僅涉及AHB-LITE總線和APB總線的基本操作。

圖2所示為一個典型的AHB-LITE總線系統(tǒng)，實驗要求學(xué)生自己定義各個外設(shè)的總線地址區(qū)間，設(shè)計出總線的譯碼器模塊和多路選擇器模塊。

APB總線橋連接AHB總線與APB總線，這部分內(nèi)容作為開放實驗的一部分，供學(xué)有余力的同學(xué)學(xué)習(xí)。實驗中僅要求學(xué)生掌握APB總線的基本讀寫時序。

通過系統(tǒng)總線實驗，使學(xué)生理解現(xiàn)代系統(tǒng)總線的設(shè)計思路，理解板級總線與片內(nèi)系統(tǒng)總線的區(qū)別。

2.GPIO設(shè)計實驗

GPIO是SoC系統(tǒng)最基本的外設(shè)IP，可以用作各類總線擴展接口，還可以提供額外的控制監(jiān)視功能。本實驗要求學(xué)生需要依據(jù)設(shè)計規(guī)范，設(shè)計出一款基于APB總線接口的GPIO外設(shè)IP，特別要求GPIO支持硬件“讀―改―寫”操作。通過該實驗使學(xué)生理解IP核的設(shè)計重點，重點建立軟硬件劃分的設(shè)計思想，理解軟硬件資源開銷。

圖3所示為實驗技術(shù)規(guī)范定義的GPIO框圖，主要包括數(shù)據(jù)模塊和中斷模塊。GPIO規(guī)范要求設(shè)計具有如下特征：軟件配置輸入或者輸出；支持硬件“讀-改-寫”功能；可配置作為中斷源；可配置支持上升沿和下降沿中斷。

在實際教學(xué)中，要求學(xué)生必須完成GPIO的數(shù)據(jù)模塊的設(shè)計。中斷模塊的設(shè)計可作為開放性實驗。在實驗中，要求學(xué)生用軟件實現(xiàn)“讀―改―寫”操作，與硬件的“讀―改―寫”操作比較，深刻理解嵌入式系統(tǒng)設(shè)計中的軟硬件開銷問題，對SoC系統(tǒng)的軟硬件劃分思想有初步的認識。

3.開放性實驗

SoC系統(tǒng)的內(nèi)容豐富，由于EDA技術(shù)學(xué)時有限，筆者將一些課程教學(xué)無法涉及的內(nèi)容放在EDA課程設(shè)計的開放性實驗環(huán)節(jié)。學(xué)生可以在利用SoC系統(tǒng)平臺開發(fā)外設(shè)IP，豐富平臺功能。

開放性實驗提供的可選實驗包括：PWM電機控制實驗，要求學(xué)生根據(jù)規(guī)范要求設(shè)計PWM IP并控制電機運轉(zhuǎn)；UART通用串口實驗，要求學(xué)生根據(jù)規(guī)范設(shè)計UART IP并與PC 調(diào)試助手通訊；SPI FLASH編程實驗，要求學(xué)生根據(jù)規(guī)范設(shè)計SPI IP并完成SPI FLASH編程；I2C接口液晶控制實驗，要求學(xué)生根據(jù)規(guī)范設(shè)計I2C IP并控制液晶模塊；RTC實驗，要求學(xué)生根據(jù)規(guī)范設(shè)計RTC IP并編程支持實時時鐘；未來開放性實驗還將提供SD Card IP，USB IP，Ethernet IP等實驗。

集成電路設(shè)計技術(shù)發(fā)展迅猛，SoC系統(tǒng)平臺的擴展和豐富需要教師不斷學(xué)習(xí)，以確保學(xué)生在校期間能接觸到最先進的集成電路設(shè)計知識，快速適應(yīng)未來工作。

四、 結(jié)束語

針對當(dāng)前本科教育階段SoC系統(tǒng)教學(xué)中重理論，輕實踐，重軟件，輕硬件設(shè)計的問題，筆者利用自己研發(fā)的SoC系統(tǒng)實驗平臺，積極探索EDA技術(shù)課程教學(xué)，加強實踐環(huán)節(jié)指導(dǎo)，提升學(xué)生對SoC系統(tǒng)的理解，使學(xué)生初步建立起軟硬件協(xié)同設(shè)計的思想。利用EDA課程設(shè)計的開放性實驗環(huán)節(jié)，指導(dǎo)學(xué)有余力的學(xué)生獨立設(shè)計一些簡單的外設(shè)IP，培養(yǎng)學(xué)生興趣，進一步增強學(xué)生就業(yè)競爭力。

注釋：

①參見的內(nèi)容。

參考文獻：

[1]郭煒， 郭箏，謝憬.SoC設(shè)計方法與實現(xiàn)[M].電子工業(yè)出版社，

2007.

[2][美]羅文.復(fù)雜SoC設(shè)計[M]. 吳武臣， 侯立剛，譯.機械工業(yè)出版社，2006.

[3]趙川，徐濤，孫曉光.高性能處理系統(tǒng)的軟硬件協(xié)同設(shè)計研究[J].計算機工程與科學(xué)，2009，31（1）：20-23.

[4]于海，姚啟桂，虞躍，等.基于SoPC的狀態(tài)監(jiān)測裝置的嵌入式軟硬件協(xié)同設(shè)計[J].現(xiàn)代電子技術(shù)，2012，（22）：1-4.

[5]周莉莉，周淑閣.EDA課程教學(xué)方法的研究與實踐[J].實驗室科學(xué)，2008，（5）：55-57.

[6]翟文正，管功湖.將EDA 技術(shù)引入計算機組成與結(jié)構(gòu)實驗教學(xué)的研究[J].實驗室研究與探索，2008，（12）：12-14.

[7]周立功.ARM嵌入式系統(tǒng)基礎(chǔ)教程[M].北京：北京航空航天大學(xué)出版社，2008.

篇8

關(guān)鍵詞： 嵌入式應(yīng)用 教學(xué)體系 實驗教學(xué)

嵌入式技術(shù)是21世紀(jì)計算機技術(shù)發(fā)展的一個重要方向。嵌入式技術(shù)的發(fā)展，是當(dāng)今新型技術(shù)時代的一個重大標(biāo)志。

在當(dāng)前數(shù)字信息技術(shù)和網(wǎng)絡(luò)技術(shù)高速發(fā)展的后PC時代，技術(shù)的飛速進步及市場對高端智能產(chǎn)品需求的日趨增長，8/16位微處理器已無法滿足高端智能產(chǎn)品對微處理器性能的最低要求。而32位嵌入式微處理器因其高主頻、低功耗、高性價比、可運行嵌入式操作系統(tǒng)等特點，已經(jīng)在高端智能產(chǎn)品、工業(yè)控制、信息家電等領(lǐng)域已取得了廣泛應(yīng)用[1，2]。

近年來，在電子信息學(xué)科單片機原理及應(yīng)用課程、16位及32位微機原理及接口電路等課程的教學(xué)中，仍以匯編語言、接口編程等作為主要知識點進行講授，現(xiàn)有課程內(nèi)容、教學(xué)設(shè)施和教學(xué)手段與現(xiàn)今嵌入式技術(shù)的飛速發(fā)展嚴重脫節(jié)，技術(shù)差距在不斷加大，傳統(tǒng)的課程體系和教學(xué)方法已經(jīng)無法滿足應(yīng)用型人才培養(yǎng)的要求。為此，更新嵌入式應(yīng)用相關(guān)課程教學(xué)內(nèi)容，進行課程改革和實驗建設(shè)迫在眉睫。

1.循序漸進，構(gòu)建三位一體的課程群體系

目前嵌入式應(yīng)用的實現(xiàn)主要有三種形式：面向?qū)崟r性要求較低、無需多線程的簡單系統(tǒng)，一般選用單片機等8位或16位處理器的解決方案，適用于低端應(yīng)用場合；面向處理速度較快、需要操作系統(tǒng)支持的場合，可選用基于FPGA或ARM的片上系統(tǒng)（SOC）的解決方案，適用于高端應(yīng)用場合；而在如汽車電子、航空航天等工業(yè)級應(yīng)用場合，一般自主開發(fā)專用數(shù)字集成電路實現(xiàn)嵌入式應(yīng)用[3]。

圖1 嵌入式應(yīng)用的實現(xiàn)形式

嵌入式應(yīng)用課程群針對這三個方向開設(shè)三門主干課程：單片機原理與應(yīng)用、片上系統(tǒng)與嵌入式應(yīng)用和數(shù)字集成電路設(shè)計，《單片機原理與應(yīng)用》以8051為代表，主要講授8位微處理器的結(jié)構(gòu)和工作原理，讓學(xué)生對嵌入式系統(tǒng)形成基本概念，學(xué)習(xí)一般微處理器的指令集、工作原理、硬件配置和軟件開發(fā)?！镀舷到y(tǒng)與嵌入式應(yīng)用》以FPGA為平臺，著重講授SOPC系統(tǒng)設(shè)計方法，在先修課程的基礎(chǔ)上逐步深入，讓學(xué)生從這門課程的講授中既能學(xué)習(xí)到實用性較強的簡單數(shù)字系統(tǒng)開發(fā)，又能接觸到如底層驅(qū)動程序、實時操作系統(tǒng)等嵌入式應(yīng)用的前沿技術(shù)。最后，特別針對本專業(yè)微電子的專業(yè)特點，開設(shè)《數(shù)字集成電路設(shè)計》，專門講授嵌入式處理器數(shù)字IC的開發(fā)和使用，培養(yǎng)學(xué)生具有設(shè)計具有自主系統(tǒng)架構(gòu)嵌入式專用IC芯片的能力，形成本專業(yè)特色鮮明的培養(yǎng)模式。

圖2 嵌入式應(yīng)用課程群體系

2.教學(xué)科研并重，不斷更新教學(xué)內(nèi)容和教學(xué)方法

嵌入式領(lǐng)域的技術(shù)更新?lián)Q代速度十分的快，因此，要求教師在教學(xué)過程中不斷跟蹤新技術(shù)，更新教學(xué)內(nèi)容和教學(xué)方法。在“嵌入式應(yīng)用”課程群建設(shè)的過程中，我們將課程的教學(xué)內(nèi)容和教師所承擔(dān)各級科研項目中所獲得的工程實踐經(jīng)驗緊密結(jié)合起來，在每個輪次的教學(xué)中，都會根據(jù)目前最新的前沿技術(shù)，加入一部分新的教學(xué)內(nèi)容，以達到更好地提升學(xué)生知識水平的效果。我們編寫了適合我校辦學(xué)特色的嵌入式系統(tǒng)實驗（實訓(xùn)）指導(dǎo)書、PPT教學(xué)課件、AVI視頻教學(xué)動畫等教學(xué)資料。目前，課程群中三門課程在教學(xué)內(nèi)容和方法方面都進行了有益的探索。

（1）《單片機原理與應(yīng)用》課程采用目前工程實踐廣泛采用的C程序設(shè)計語言進行描述，改變了以往使用匯編語言講授枯燥、乏味的特點，更易于學(xué)生理解和實際應(yīng)用。同時，我們還在課堂教學(xué)中引入了Proteus單片機仿真軟件進行案例教學(xué)。在講授完單片機的基本原理之后，教師以講授實際案例為手段訓(xùn)練學(xué)生對于各知識點的理解和應(yīng)用能力[4]。在此過程中，學(xué)生與教師同步在課堂中用自己的計算機完成案例的復(fù)現(xiàn)，并用Proteus仿真軟件驗證程序運行的實際效果。應(yīng)用案例教學(xué)法，學(xué)生的學(xué)習(xí)不再是一味地聽，而轉(zhuǎn)變?yōu)閷嶋H動手實踐，在實踐中嘗試、總結(jié)和提升，學(xué)生學(xué)習(xí)效果顯著強化。

（2）《片上系統(tǒng)與嵌入式應(yīng)用》是一門新開課程，主要講授Nios II軟核處理器的體系結(jié)構(gòu)、設(shè)備和SOPC系統(tǒng)的開發(fā)流程。在課程內(nèi)容上，側(cè)重嵌入式處理器的應(yīng)用而非原理，避免與單片機課程重復(fù)。在上一學(xué)期學(xué)生學(xué)習(xí)過單片機課程的基礎(chǔ)上，重點講授SDRAM存儲器、Flash存儲器、UART接口等低端單片機系統(tǒng)不涉及的內(nèi)容和應(yīng)用實例。在教學(xué)方法上，采用任務(wù)驅(qū)動法來激發(fā)學(xué)生的學(xué)習(xí)興趣，以一個簡單的設(shè)計實例為主體，介紹軟硬件的開發(fā)流程，開發(fā)環(huán)境的使用和編程思想，使學(xué)生循序漸進，逐步深入[5]。例如：設(shè)計一個點陣顯示屏控制器，圍繞這個任務(wù)讓學(xué)生熟悉構(gòu)建SOPC系統(tǒng)所要用到的外部RAM接口、外部Flash接口、Avalon三態(tài)橋、定時器、鎖相環(huán)、自定義點陣等外設(shè)的特點和編程方法。這種教學(xué)方法將學(xué)習(xí)的難點分散到各個任務(wù)中，能使學(xué)生在完成任務(wù)的同時深刻理解所學(xué)內(nèi)容。

（3）《數(shù)字集成電路設(shè)計》課程以Verilog語言設(shè)計為切入點，從最簡單的邏輯電路設(shè)計開始，逐步深入復(fù)雜的微處理器電路設(shè)計。在教學(xué)內(nèi)容上，針對嵌入式應(yīng)用課程群的特點，圍繞微處理器的主要結(jié)構(gòu)如ALU、ROM、寄存器組、RISC模型機等電路的原理和設(shè)計方法進行講授，學(xué)生在經(jīng)過這門課程的學(xué)習(xí)后，可以掌握自己動手開發(fā)一塊具有自主知識產(chǎn)權(quán)的專用嵌入式處理器芯片的能力。

3.開設(shè)綜合性、設(shè)計性實驗，培養(yǎng)學(xué)生創(chuàng)新能力

應(yīng)用型本科人才并不是“狹窄于技術(shù)”的工匠，應(yīng)具有開放的辯證思維和創(chuàng)新精神。在嵌入式課程群實踐體系的建設(shè)過程中，除了開設(shè)常規(guī)的基礎(chǔ)性實驗以外，在《片上系統(tǒng)與嵌入式應(yīng)用》和《數(shù)字集成電路設(shè)計》課程設(shè)計中開設(shè)了一系列的綜合性和創(chuàng)新性實驗，這些課題來源于實際的工程設(shè)計和科研項目，由學(xué)生自行提出可行的設(shè)計方案，與指導(dǎo)老師共同討論后實施，整個過程由學(xué)生主導(dǎo)，充分發(fā)揮學(xué)生的主觀能動性和創(chuàng)造力。我們將實驗內(nèi)容分為以下三類。

（1）基礎(chǔ)性實驗。主要是讓學(xué)生在實驗指導(dǎo)書的指導(dǎo)下將理論課上所掌握的知識和概念通過實驗的方式進行鞏固，通過直觀、具體的實驗結(jié)果驗證理論結(jié)果，熟悉軟件使用方法和設(shè)計流程。包括PWM直流電機控制、標(biāo)準(zhǔn)輸入輸出設(shè)備字符串流控制、PIO控制流水燈、自定義外設(shè)點陣控制等實驗。

（2）綜合性實驗。這部分實驗區(qū)別于基礎(chǔ)性實驗，并不給出具體的實驗過程，只給出基本原理和大致方案，要求學(xué)生綜合運用所學(xué)專業(yè)知識，周全考慮，自行確定具體的實驗步驟和方法。這部分實驗往往涉及多門知識點甚至是多門課程，包括無線溫度數(shù)據(jù)采集、μC-OS多任務(wù)操作系統(tǒng)、觸摸屏人機交互等實驗。

（3）創(chuàng)新性實驗。這部分實驗主要面向部分基礎(chǔ)知識過硬、動手能力強的優(yōu)秀學(xué)生，利用課外時間提高他們在嵌入式應(yīng)用方面的實際能力。這類實驗以省、校兩級大學(xué)生實踐創(chuàng)新項目為載體，不拘泥于理論和實驗課程的范圍，由學(xué)生自主選題，形成創(chuàng)新團隊，由團隊指導(dǎo)老師負責(zé)。我們成立了開放的嵌入式創(chuàng)新實驗室，實驗室由老師、實驗員和高年級學(xué)生共同值班，學(xué)生可以隨時申請使用實驗設(shè)備，完成相應(yīng)的實驗。通過這種形式的鍛煉，嵌入式創(chuàng)新實驗室的同學(xué)在省大學(xué)生電子設(shè)計競賽、全國電子專業(yè)人才設(shè)計與技能大賽中都取得了優(yōu)異成績。

4.結(jié)語

嵌入式應(yīng)用課程群經(jīng)過以上所述課程體系的調(diào)整、教學(xué)內(nèi)容的豐富及實驗教學(xué)的改革，不斷增加新知識，改進教學(xué)手段和教學(xué)方法，通過課堂教學(xué)、實驗教學(xué)和教學(xué)科研的結(jié)合，在學(xué)生創(chuàng)新意識和實踐動手能力培養(yǎng)方面進行了有益嘗試和探索。未來我們將在深化教學(xué)改革的過程中不斷探索，不斷完善，探索出一套適合應(yīng)用型人才培養(yǎng)的嵌入式應(yīng)用教學(xué)培養(yǎng)模式。

參考文獻：

[1]周立功.SOPC嵌入式系統(tǒng)基礎(chǔ)教程[M].北京：北京航空航天大學(xué)出版社，2006.

[2]宋彩利，康磊.數(shù)字系統(tǒng)設(shè)計與SOPC技術(shù)[M].西安：西安交通大學(xué)出版社，2012.

[3]李蘭英，崔永利，李妍等.基于FPGA技術(shù)的嵌入式應(yīng)用型人才培養(yǎng)教學(xué)體系[J].計算機教育，2011（16）：18-21.

[4]陳林，魏淑桃，石林祥等.應(yīng)用型本科“SOPC設(shè)計與應(yīng)用”課程教學(xué)改革探索[J].計算機教育，2012（19）：82-85.

篇9

關(guān)鍵詞：JFET；運算放大器；版圖設(shè)計；可靠性

0 引言

該JFET輸入運算放大器主要用在高速積分器、快速D/A轉(zhuǎn)換器、采樣-保持等電路中，其關(guān)鍵技術(shù)指標(biāo)是高精度、高速和高可靠。作為集成電路設(shè)計流程中最重要的一個環(huán)節(jié)，芯片版圖的設(shè)計將是提高電路精度、成品率和可靠性的關(guān)鍵因素。

1 芯片功能及原理圖

本文設(shè)計的JFET輸入雙運算放大器輸入偏置電流最大200pA，失調(diào)電流最大50pA，失調(diào)電壓最大2mV，共模抑制比最小85dB，電源抑制比最小85dB，電壓增益最小90dB，轉(zhuǎn)換速率最小10V/μs，增益帶寬積最小4.5MHz。電路由失調(diào)調(diào)零電路、輸入ESD保護電路、偏置電路、差分輸入電路、電壓放大電路、輸出擴流電路、保護電路組成。電路原理圖如圖1所示。

2 芯片版圖設(shè)計

2.1 芯片版圖的平面設(shè)計

本文設(shè)計的JFET輸入雙運算放大器最大的熱源就是輸出擴流電路，為了保證電路精度，降低溫度對輸入部分的影響，應(yīng)該將差分輸入電路遠離輸出擴流電路；保護電路需要測量輸出管的電流和結(jié)溫（主要是電流），因此需把它放在貼近輸出擴流電路的位置；電路失調(diào)調(diào)零電路考慮到電路中測應(yīng)放在芯片邊緣；偏置電路采用正溫度系數(shù)的擴散電阻和負溫度系數(shù)的齊納二極管串聯(lián)，基本消除了溫度的影響，可以放在輸出擴流電路邊上，同時降低了溫度對差分輸入電路的影響。

考慮到電路的高可靠性能，在電路的輸入、輸出、電源端均加上ESD保護電路，提高電路抗靜電等級。

綜上所述，結(jié)合具體布線情況，得出了芯片版圖的整體布局，如圖2所示。

2.2 主要模塊及元器件版圖設(shè)計

本設(shè)計采用4μm雙極對通隔離兼容JFET工藝，單層金屬布線，共15次光刻版，全部采用負膠接觸光刻。最小特征尺寸為4μm，外延層厚度12μm，電阻率3Ω?cm，基區(qū)結(jié)深2.5～3.0μm。

2.2.1 標(biāo)準(zhǔn)元器件版圖設(shè)計

本設(shè)計中用到的標(biāo)準(zhǔn)元件主要有P溝道JFET、外延型JFET，小功率npn晶體管、橫向pnp管、電阻、電容。P溝道JFET溝道長度設(shè)計為10μm。外延型JFET溝道寬度設(shè)計為32μm。小功率npn晶體管發(fā)射區(qū)下限尺寸主要受光刻精度的限制，小于4mA的npn晶體管發(fā)射區(qū)為φ22μm圓形，發(fā)射極電流按0.1mA/μm計算【1】；4～25mA的npn晶體管發(fā)射區(qū)設(shè)計為200μm×18μm的矩形?？v向pnp晶體管發(fā)射區(qū)設(shè)計為350μm×30μm的矩形，同時在發(fā)射區(qū)做重摻雜，提高縱向pnp管的大電流增益。橫向pnp管基區(qū)寬度設(shè)計為14μm。

另外，設(shè)計時還采用了發(fā)射極鋁層大面積覆蓋（過EB結(jié)勢壘區(qū)），以減少表面復(fù)合，提高npn管和橫向pnp管的小電流放大倍數(shù)【1】。

本設(shè)計中采用的電阻主要有基區(qū)電阻和高硼注入電阻。對于精度要求高、匹配性好的電阻采用基區(qū)電阻，如差分輸入端要求精確匹配的電阻。為了保證電阻的精度和好的匹配性，設(shè)計時盡量避免彎頭的出現(xiàn)。其余要求不高且阻值較大的電阻采用高B注入電阻，為了形成可靠的歐姆接觸，在接觸孔下的擴散區(qū)做了重摻雜。

電容器的設(shè)計采用MIS電容器，考慮電路對轉(zhuǎn)換速率的要求，電容面積按2pF/10000μm2計算。

2.2.2 差分輸入電路的版圖設(shè)計

差分輸入電路的精度是影響JFET輸入運算放大器的最主要因素。因此，在版圖設(shè)計時除了合適的布局外，還要充分考慮到該部分電路所用元器件的匹配性，設(shè)計時主要采用以下匹配原則：（1）JFET采用統(tǒng)一的幾何形狀，放置在最相鄰的位置，采用共質(zhì)心拓撲結(jié)構(gòu)交叉耦合的版圖設(shè)計【2】；（2）JFET所屬隔離島實行N+重摻雜，保證隔離島等電位，減小JFET表面漏電；（3）npn晶體管發(fā)射區(qū)采用φ22μm圓形結(jié)構(gòu)，放置在JFET邊上，采用交叉耦合的版圖設(shè)計，減小輸入級有源負載失配對失調(diào)的影響；（4）匹配好的JFET遠離芯片熱源，放置在芯片的對稱軸上；（5）所用電阻均為基區(qū)電阻，條寬為20μm。采用上述原則設(shè)計出如下結(jié)構(gòu)：

經(jīng)布局規(guī)劃，模塊實現(xiàn)和版圖優(yōu)化，得到芯片的整體版圖（圖4），芯片版圖尺寸為：3380μm×1860μm。

3 流片結(jié)果及分析

芯片版圖經(jīng)總體布局、布線設(shè)計完成后，對版圖進行了DRC和LVS檢查，并在流片廠雙極對通隔離兼容JFET工藝線成功流片，芯片圖形如圖5所示。

表1是該運算放大器樣品的上機測試參數(shù)與國外同型號產(chǎn)品對比結(jié)果。從表1可以看出，該運算放大器達到了國外同型號產(chǎn)品的參數(shù)要求（實測時TI公司同類產(chǎn)品IB為100pA左右，Linear Technology公司同類產(chǎn)品IB為150pA左右），可以替代進口的同型產(chǎn)品。

4 結(jié)語

為了實現(xiàn)高精度、高速、高可靠運算放大器，本文設(shè)計出了一種輸入級完全對稱的版圖結(jié)構(gòu)。芯片版圖經(jīng)總體布局、布線設(shè)計完成，并在流片廠成功流片。結(jié)果表明，該芯片的性能指標(biāo)優(yōu)于國內(nèi)同型產(chǎn)品，版圖設(shè)計很好地實現(xiàn)了電路功能，初測芯片的成品率達90%。

參考文獻：

篇10

【關(guān)鍵詞】數(shù)字 FPGA集成 電路驗證

對于數(shù)字集成電路而言，其涉及到的工作都是比較復(fù)雜的，自身的功能也比較多樣，為了在驗證方面獲得較高的提升，必須在驗證指標(biāo)、驗證手段上進行優(yōu)化。對于數(shù)字集成電路FPGA驗證而言，其本身就是重要的組成部分，而在參數(shù)的驗證和功能的分析方面，都表現(xiàn)出了一定的復(fù)雜特點，傳統(tǒng)的模式無法滿足現(xiàn)階段的需求。所以，我們要針對數(shù)字集成電路FPGA驗證的特點、目的、要求，完成各項工作的不斷提升。在此，本文主要對數(shù)字集成電路FPGA驗證展開討論。

1 FPGA概述

在數(shù)字集成電路當(dāng)中，F(xiàn)PGA所發(fā)揮的作用是非常積極的，現(xiàn)如今已經(jīng)成為了不可或缺的重要組成部分。從應(yīng)用的角度來分析，F(xiàn)PGA是一種現(xiàn)場編程門陣列，它主要是在可編程器基礎(chǔ)上，進一步發(fā)展的產(chǎn)物?？删幊唐髦饕≒AL、GAL、CPLD等等。FPGA在具體的應(yīng)用過程中，具有較強的針對性，其主要是作為專用集成電路領(lǐng)域的服務(wù)，并且自身所代表的是一種半制定的電路。從客觀的角度來分析，F(xiàn)PGA的出現(xiàn)和應(yīng)用，不僅在很多方面解決了定制電路所表現(xiàn)出的不足，同時又在很大程度上克服了原有的問題，主要是克服了編程器件門電路數(shù)有限的缺點。由此可見，數(shù)字集成電路在應(yīng)用FPGA以后，本身所獲得的進步是非常突出的，并且在客觀上和主觀上，均創(chuàng)造了較大的效益，是非常值得肯定的。

2 FPGA器件介紹

隨著數(shù)字集成電路的不斷發(fā)展，F(xiàn)PGA的應(yīng)用效果也越來越突出。目前，關(guān)于數(shù)字集成電路FPGA驗證，業(yè)界內(nèi)展開了大量的討論。對于FPGA驗證而言，需從客觀實際出發(fā)。FPGA器件，是驗證數(shù)字集成電路的主要工具，因此首先要在該方面做出足夠的努力。在芯片流片之前，對數(shù)字集成電路的整體設(shè)計，開展有效的FPGA驗證，能夠針對數(shù)字集成電路的實際工作情況，進行深入的了解和分析；針對遇到的問題，可以采取有效的方案來解決，避免造成較大的損失。

相對而言，采用FPGA進行驗證的過程中，硬件環(huán)境的標(biāo)準(zhǔn)是比較高的。首先，我們在驗證工作之前，必須設(shè)計出相應(yīng)的PCB板，完成相關(guān)系統(tǒng)的驗證和構(gòu)建。其次，在驗證的過程中，必須充分考慮到成本的問題，與芯片的流片費用相比較，F(xiàn)PGA的驗證成本較低，是主流的選擇。第三，數(shù)字集成電路FPGA驗證過程中，多數(shù)情況是由兩個部分組成的，分別是FPGA和器件。器件主要包括開關(guān)、存儲器、LED、轉(zhuǎn)接頭等等。

數(shù)字集成電路FPGA驗證時，需針對不同的電路實施有效的驗證。例如，在實際工作當(dāng)中，如果是要驗證EPA類型的芯片，必須對成本因素進行充分的考量。建議選擇Spartan3 XC3S1500 FPGA進行驗證處理。選擇該類型的FPGA，原因在于，其芯片為150萬門級，能夠滿足EPA的客觀需求。同時，在FPGA的利用率方面，超過了90%，各方面均取得較好成果。

3 基于FPGA的驗證環(huán)境

數(shù)字集成電路在目前的發(fā)展中，獲得了社會上廣泛的重視，并且在很多方面都表現(xiàn)出了較強的高端性。為了在FPGA驗證方面取得更多的進展，必須針對驗證環(huán)境進行深入的分析。本文認為，一個比較完整的驗證方案，其在執(zhí)行過程中，必須充分的考慮到芯片的實際工作環(huán)境，考慮到理想的驗證環(huán)境，考慮到二者的具體差別。尤其是在網(wǎng)絡(luò)的工作環(huán)境方面，其包含很多復(fù)雜的數(shù)據(jù)包，將會對最終的驗證造成不利的影響。例如，我們在開展EPA芯片的驗證工作中，可嘗試使用OVM庫類驗證芯片的基本通信系統(tǒng)、功能，再利用FPGA的輔助驗證，與時鐘進行同步處理，從而選擇合理的驗證方式，針對數(shù)字集成電路完成比較全方位的驗證，實現(xiàn)客觀工作的較大進步。

4 關(guān)于數(shù)字集成電路FPGA驗證的討論

數(shù)字集成電路FPGA的驗證工作，在很多方面都表現(xiàn)出了較高的復(fù)雜性和較強的技術(shù)性，現(xiàn)階段的部分工作雖然得到了較大的進步，但也有一些問題，還沒有進行充分的解決，這對將來的發(fā)展，會產(chǎn)生一定的威脅和不良影響。例如，F(xiàn)PGA基于查找表結(jié)構(gòu)，有固定的設(shè)計約束和要求，以及定義明確的標(biāo)準(zhǔn)功能，而ASIC基于標(biāo)準(zhǔn)單元和宏單元，按照一般IC設(shè)計流程進行設(shè)計，并采用標(biāo)準(zhǔn)的工藝線進行流片，在設(shè)計時存在的選項以及需要考慮的問題往往比FPGA多很多，所以在將FPGA設(shè)計轉(zhuǎn)化為ASIC設(shè)計時，需要考慮如何轉(zhuǎn)化并了解這些轉(zhuǎn)化可能帶來的相關(guān)風(fēng)險。

5 總結(jié)

本文對數(shù)字集成電路FPGA驗證展開討論，從目前的工作來看，F(xiàn)PGA在驗證過程中，表現(xiàn)出的積極效果還是非常值得肯定的，各項工作均未出現(xiàn)惡性循環(huán)。今后，應(yīng)在數(shù)字集成電路以及FPGA驗證兩方面，開展深入的研究，健全工作體系的同時，加強操作的簡潔性。

參考文獻

[1]陳玉潔，張春.基于EDA平臺的數(shù)字集成電路快速成型系統(tǒng)的設(shè)計[J].實驗技術(shù)與管理，2012，09：101-102+107.

[2]張娓娓，張月平，呂俊霞.常用數(shù)字集成電路的使用常識[J].河北能源職業(yè)技術(shù)學(xué)院學(xué)報，2012，03：65-68.

[3]呂曉春.數(shù)字集成電路設(shè)計理論研究[J]. 就業(yè)與保障，2012，12：32-33.

[4]伍思碩，唐賢健.數(shù)字集成電路的應(yīng)用研究[J].電腦知識與技術(shù)，2014，19：4476-4477.

[5]閆露露，王容石子，尹繼武.基于AT89C51的數(shù)字集成電路測試儀的設(shè)計[J].電子質(zhì)量，2010，08：7-9.

作者簡介

于維佳 （1982-），男，廣西壯族自治區(qū)柳州市人。碩士學(xué)位?，F(xiàn)為柳州鐵道職業(yè)技術(shù)學(xué)院講師。研究方向為智能檢測與控制技術(shù)。

作者單位

1.柳州鐵道職業(yè)技術(shù)學(xué)院 廣西壯族自治區(qū)柳州市 545616