導(dǎo)語(yǔ)：如何才能寫(xiě)好一篇數(shù)字電路，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公務(wù)員之家整理的十篇范文，供你借鑒。

篇1

【關(guān)鍵詞】數(shù)字電路 物理電路 高電平 低電平

1 簡(jiǎn)介

每天一起床，手機(jī)開(kāi)始播報(bào)今天的天氣預(yù)報(bào)，溫馨地提示空氣質(zhì)量如何，當(dāng)你忙碌了一天，在回家的路上撥一下手機(jī)，門口的攝像頭從你的瞳孔中讀取到你的個(gè)人信息，馬上通知中央電腦主人回來(lái)了，門就自動(dòng)打開(kāi)了。借助數(shù)字技術(shù)，這些都將成為現(xiàn)實(shí)，走進(jìn)普通的家庭。而要把數(shù)字技術(shù)和日常生活聯(lián)系起來(lái)，就要應(yīng)用我們正在學(xué)習(xí)的物理知識(shí)。

本文以物理電路為基礎(chǔ)，重點(diǎn)說(shuō)明物理電路是數(shù)字電路的基礎(chǔ)，從而對(duì)數(shù)字電路的特點(diǎn)、優(yōu)越性及發(fā)展進(jìn)行闡述。

2 物理電路

如圖1所示：當(dāng)開(kāi)關(guān)打開(kāi)時(shí)， 無(wú)論滑動(dòng)變阻器怎么變化，電路中電流表讀書(shū)為零，電壓表讀數(shù)為零。只有當(dāng)開(kāi)關(guān)閉合，滑動(dòng)變阻器有阻值時(shí)電流表、電壓表才會(huì)有讀數(shù)。

3 數(shù)字電路及其特點(diǎn)

所謂數(shù)字電路，就是用數(shù)字信號(hào)完成對(duì)數(shù)字量進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路或數(shù)字系統(tǒng)。由于它具有邏輯運(yùn)算和邏輯處理功能，所以又稱數(shù)字邏輯電路。

數(shù)字電路的特點(diǎn)，在一個(gè)周期內(nèi)數(shù)字電路的電流和電壓是脈動(dòng)變化的。數(shù)字電路對(duì)信號(hào)的傳輸是通過(guò)開(kāi)關(guān)特性（如三極管）來(lái)實(shí)現(xiàn)操作的。在模擬電路中， 電壓、電流、頻率，周期的變化是互相制約的，而數(shù)字電路中電壓、電流、頻率、周期的變化是離散的。數(shù)字電路只是在小電壓，小電流底功耗下工作，完成或產(chǎn)生穩(wěn)定的控制信號(hào)。數(shù)字電路是通過(guò)它特有的邏輯運(yùn)算來(lái)完成整個(gè)電路的操作過(guò)程。 由于數(shù)字電路所處理的是邏輯電平信號(hào)，因此，從信號(hào)處理的角度看，數(shù)字電路系統(tǒng)具有更高的信號(hào)抗干擾能力。

模擬信號(hào)有無(wú)窮多種可能的波形，而數(shù)字信號(hào)只有兩種波形（高電平和低電平），這就為信號(hào)的接收與處理提供了方便。數(shù)字電路中有限的波形種類保證了它具有極強(qiáng)的抗干擾性，受擾動(dòng)的波形只要不超^一定門限總能夠通過(guò)一些整形電路（如斯密特門）恢復(fù)出來(lái)，從而保證了極高的準(zhǔn)確性和可信性，而且基于門電路、集成芯片所組成的數(shù)字電路也簡(jiǎn)單可靠、維護(hù)調(diào)度方便，很適合于信息的處理。

簡(jiǎn)單地說(shuō)就是：數(shù)字電路的輸入和輸出信號(hào)電壓值要么與電源電壓接近，要么與0V接近，只有這兩種情況。 圖2為數(shù)字信號(hào)。

4 物理電路和數(shù)字電路的關(guān)系

圖1中：

當(dāng)開(kāi)關(guān)打開(kāi)時(shí)，電路中無(wú)電流電壓，相當(dāng)于數(shù)字電路中的“0”。

當(dāng)開(kāi)關(guān)閉合時(shí)，電路中有電流電壓，相當(dāng)于數(shù)字電路中的“1”。

其實(shí)，通過(guò)圖1，這個(gè)簡(jiǎn)單的例子我們可以認(rèn)識(shí)到，物理中學(xué)過(guò)的電路圖，它就是數(shù)字電路中最簡(jiǎn)單基礎(chǔ)的邏輯電路，數(shù)字電路可以簡(jiǎn)單的理解為是兩種狀態(tài)。如：開(kāi)或關(guān)、是或者不是，有或者沒(méi)有，高電壓或者低電壓等等。

數(shù)字電路是將高中的實(shí)際簡(jiǎn)單線性電路轉(zhuǎn)化成更抽象的數(shù)字分析的數(shù)字電路，高中知識(shí)是基礎(chǔ)，著重分析問(wèn)題的能力，大學(xué)知識(shí)是深化，體現(xiàn)是解決問(wèn)題的能力，兩者不能簡(jiǎn)單的劃等號(hào)。

5 數(shù)字電路設(shè)計(jì)

舉例：

設(shè)計(jì)要求：客廳有一燈，開(kāi)關(guān)為一個(gè)兩位密碼A，B。只有A和B都是1的時(shí)候燈才會(huì)亮，否則燈關(guān)閉。

電路的設(shè)計(jì) ： A B 表示兩位密碼 ，只有0和1兩種狀態(tài)。

Y表示燈，0表示燈滅，1表示燈亮。

電路的實(shí)質(zhì)：其實(shí)，A和B就是兩個(gè)開(kāi)關(guān)。1表示接通，0表示斷開(kāi)。A和B兩個(gè)開(kāi)關(guān)串聯(lián)，只有同時(shí)接通，燈才會(huì)亮。但是做成數(shù)字電路，我們就不需要關(guān)心真實(shí)電路到底是什么樣子的，只需要知道密碼就可以了。當(dāng)然，這只是一個(gè)簡(jiǎn)單的例子，數(shù)字電路的優(yōu)越性不止于此。

6 數(shù)字電路的發(fā)展

從AT&T公司杰出的科學(xué)家香農(nóng)博士第一次量化地描述了信息，并把人類帶入用信息論指導(dǎo)的時(shí)代，數(shù)字通信隨之誕生，并且使今天的每一個(gè)人受益。伴隨著現(xiàn)在科技的進(jìn)步與經(jīng)濟(jì)的飛速發(fā)展，數(shù)字電子技術(shù)得到了快速發(fā)展的時(shí)期，數(shù)字電子技術(shù)的應(yīng)用領(lǐng)域得到了不斷擴(kuò)大，現(xiàn)階段數(shù)字電子技術(shù)的發(fā)展與壯大使得全球信息化進(jìn)程得到發(fā)展。和世界上任何事物一樣IT產(chǎn)業(yè)也是快速變化和發(fā)展的。以前想都不敢想的應(yīng)用會(huì)不斷涌現(xiàn)，數(shù)字技術(shù)的研發(fā)必須針對(duì)多年后的市場(chǎng)。在我國(guó)各行各業(yè)中，數(shù)字電子技術(shù)的應(yīng)用比例越來(lái)越大。為了更好地發(fā)揮數(shù)字電子技術(shù)的作用，保證數(shù)字電子技術(shù)滿足社會(huì)發(fā)展的要求，就需要開(kāi)發(fā)更加有效的新型數(shù)字電子技術(shù)與產(chǎn)品。

7 結(jié)束語(yǔ)

本文基于物理電路的學(xué)習(xí)，主要闡述了物理電路與數(shù)字電路的關(guān)系及數(shù)字電路的特點(diǎn)，從而進(jìn)一步討論了數(shù)字電路的優(yōu)越性和它的發(fā)展。隨著科技的發(fā)展，數(shù)字電子技術(shù)將會(huì)更廣泛的應(yīng)用于日常生活中，要大力發(fā)展數(shù)字電子技術(shù)，為電子產(chǎn)品數(shù)字化奠定堅(jiān)實(shí)的基礎(chǔ)。數(shù)字電子技術(shù)也一定會(huì)迎來(lái)下一個(gè)浪潮，我夢(mèng)想能成為下一個(gè)浪潮的弄潮兒，站在浪潮之巔，努力拼搏。

參考文獻(xiàn)

[1]閻石.數(shù)字電子技術(shù)基本教程[M].清華大學(xué)出版社，2007，8，1.

[2]閻石.數(shù)字電子技術(shù)基礎(chǔ)第四版[M].高等教育出版社，1998.

[3]吳軍.浪潮之巔[M].電子工業(yè)出版社，2011.

作者簡(jiǎn)介

秦夏偉（1999-），男。現(xiàn)就讀于西安市五環(huán)中學(xué)。

篇2

【關(guān)鍵詞】編碼器 譯碼器 比較器 數(shù)碼管顯示

隨著國(guó)家的進(jìn)步現(xiàn)代技術(shù)的提高，我們也開(kāi)始重視數(shù)字電路技術(shù)基礎(chǔ)器件的認(rèn)識(shí)和實(shí)踐，《數(shù)字電子技術(shù)基礎(chǔ)教程》中有涉及編碼器、譯碼器、比較器、數(shù)碼管等相關(guān)知識(shí)的學(xué)習(xí)，為以后的深度研究和相關(guān)知識(shí)學(xué)習(xí)打下堅(jiān)實(shí)的基礎(chǔ)。本設(shè)計(jì)介紹基于數(shù)電課本相關(guān)知識(shí)合理運(yùn)用于實(shí)踐學(xué)習(xí)中，方便老師把課本知識(shí)具體化，同學(xué)把相關(guān)知識(shí)實(shí)踐化。

1 按鍵顯示綜合實(shí)驗(yàn)原理圖設(shè)計(jì)

如圖1所示。

第一部分：主要是由10個(gè)6腳開(kāi)關(guān)、1片74LS147、1片74LS00、 1片74LS85、3個(gè)10歐姆的電阻、3個(gè)LED等構(gòu)成。這里隨意按動(dòng)一個(gè)按鍵（按鍵平時(shí)不按是輸出為1，按下輸出0），通過(guò)10線―4線編碼器74LS147進(jìn)行編碼，送至74LS00取反，求反的結(jié)果送到74LS85的4個(gè)輸入端“ABCD”―可進(jìn)行二進(jìn)制碼和BCD碼的比較。并對(duì)兩個(gè)4位字的比較結(jié)果由三個(gè)輸出端（Fa>Fb，F(xiàn)a=Fb，F(xiàn)a

第二部分：主要是由10個(gè)6腳按鍵開(kāi)關(guān)、1片74LS147、1片74LS00、1片74LS48、7個(gè)的限流電阻（100歐姆～200歐姆）、1個(gè)共陰極數(shù)碼管組成。開(kāi)關(guān)對(duì)應(yīng)0～9號(hào)，當(dāng)按下其中任意一個(gè)開(kāi)關(guān)，此時(shí)輸出由“1”變?yōu)椤?”，通過(guò)10線―4線編碼器74LS147進(jìn)行編碼，送至74LS00取反，求反的結(jié)果送4線―7線譯碼器74LS48進(jìn)行譯碼，最后通過(guò)數(shù)碼管顯示相應(yīng)按鍵按下的數(shù)字。

2 數(shù)字電路綜合實(shí)驗(yàn)電路板的PCB設(shè)計(jì)

如圖4所示。

系統(tǒng)板PCB是通過(guò)Altium Designer軟件繪制而成，它包含第一部分的“比較亮燈顯示”模塊和第二部分的“數(shù)碼字符顯示”模塊。其中，PCB板相關(guān)參數(shù)設(shè)置如下：線寬35mil、焊盤(pán)內(nèi)徑40mil 外徑X―70mil Y―100mil、排針PIN HEADER、開(kāi)關(guān)―不鎖六角開(kāi)關(guān)、電阻―100歐姆。

3 數(shù)字電路綜合實(shí)驗(yàn)電路板的按鍵顯示實(shí)物

如圖5所示。

4 結(jié)論與展望

通過(guò)《數(shù)字電子技術(shù)基礎(chǔ)教程》相關(guān)知識(shí)的學(xué)習(xí)，把書(shū)本知識(shí)具體化。通過(guò)常見(jiàn)的編碼器芯片和譯碼器器件及其數(shù)值比較器和共陰極的7段顯示數(shù)碼管組成我們按鍵顯示的核心部分。增強(qiáng)了我們動(dòng)手實(shí)踐能力也提高了我們對(duì)相關(guān)知識(shí)的認(rèn)知和熟悉度；另一方面方便老師課堂事物進(jìn)行演示教學(xué)，提高了教學(xué)質(zhì)量和同學(xué)的興趣度。當(dāng)然，按鍵顯示模塊還可以拓展到很多地方，比如：可以增強(qiáng)D觸發(fā)器74LS74芯片構(gòu)成搶答器模塊，總開(kāi)關(guān)可以由支持人控制，當(dāng)開(kāi)關(guān)被按下輸出低電平；選手微動(dòng)開(kāi)關(guān)平時(shí)為0，按下為1，提高一個(gè)CP上升沿，相應(yīng)觸發(fā)器輸出Q=1，同時(shí)其他觸發(fā)器的D=0，故其他選手的動(dòng)作不起作用。

（通訊作者：穆玉珠）

參考文獻(xiàn)

[1]徐曉鳴，李勝成.數(shù)字技術(shù)中的模擬電路技術(shù)[J].中國(guó)新技術(shù)新產(chǎn)品，2010，（24）：36.

[2]程潔.新數(shù)字媒介發(fā)展分析[D].復(fù)旦大學(xué)，2004.

[3]胡國(guó)清.適于教學(xué)可供借鑒――淺評(píng)《數(shù)字電子技術(shù)基礎(chǔ)簡(jiǎn)明教程》[J].教材通訊，1986，（05）：43-44.

[4]黃利君.優(yōu)先編碼器74LS147功能擴(kuò)展 [J].集成電路應(yīng)用，2003，（05）：33-35.

[5]顧永明.二進(jìn)制碼與BCD碼間的轉(zhuǎn)換――介紹兩種二進(jìn)制碼至BCD碼的轉(zhuǎn)換器[J].工業(yè)儀表與自動(dòng)化裝置，1980，（02）：16-22.

[6]宋沛.格雷碼到BCD碼的轉(zhuǎn)換[J].機(jī)電工程技術(shù)，2003，（05）：99-100.

[7]劉巖龍.二進(jìn)制編碼微波信號(hào)光子學(xué)生成研究[D].西南交通大學(xué)，2014.

[8]李偉民，褚玉曉.數(shù)值比較器電路的仿真分析及應(yīng)用[J].計(jì)算機(jī)光盤(pán)軟件與應(yīng)用，2014，（14）：289+291.

[9]趙戰(zhàn)民.數(shù)碼管顯示方法的比較[J].科技信息，2007，（03）：70+26.

[10]寧志剛，黃智偉，唐慧，胡芬芬.八位數(shù)顯搶答器課程設(shè)計(jì)方法研討[J].實(shí)驗(yàn)室研究與探索，2009，（01）：65-67+77.

[11]王秋云.基于雙邊沿觸發(fā)的低功耗觸發(fā)器邏輯設(shè)計(jì)[J].井岡山師范學(xué)院學(xué)報(bào)， 2003，（06）：24-26.

篇3

關(guān)鍵詞：數(shù)字電路 在線故障 檢測(cè)技術(shù)

中圖分類號(hào)：TP274 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2015）12-0000-00

數(shù)字設(shè)備由于電路或自身元件，工作環(huán)境等原因，導(dǎo)致數(shù)字電路在運(yùn)行過(guò)程出現(xiàn)各種程度的故障，影響數(shù)字電路正常工作。傳統(tǒng)的數(shù)字電路檢測(cè)主要是利用儀表和人工測(cè)試來(lái)進(jìn)行檢測(cè)分析，耗時(shí)較長(zhǎng)，檢修難度較大，檢修效率偏低，不能維持?jǐn)?shù)字電路正?？焖龠\(yùn)行。因此需要找尋更快速的檢測(cè)方法，來(lái)快速完成數(shù)字電路故障檢修。

1 數(shù)字電路故障特點(diǎn)

數(shù)字信號(hào)指以多個(gè)離散的數(shù)值表示的離散信號(hào)，而數(shù)字電路就是對(duì)這些離散的數(shù)字信號(hào)進(jìn)行有效處理的電路。其功能主要分為時(shí)序型和組合型。在輸送界限中指存在簡(jiǎn)單的組合型電路，沒(méi)有反饋路線，數(shù)據(jù)的輸送主要取決于輸入進(jìn)的信號(hào)，與前期的電路輸送不存在必然聯(lián)系，因此沒(méi)有進(jìn)行任何數(shù)據(jù)記錄。而組合型與時(shí)序型的區(qū)別在于是否有集成數(shù)據(jù)來(lái)體現(xiàn)，時(shí)序型電路的主要構(gòu)成在于觸發(fā)器擁有的儲(chǔ)蓄功能，其狀態(tài)的表達(dá)及記憶主要是通過(guò)該電路完成的。在儲(chǔ)蓄電路末端一定要進(jìn)行信號(hào)的輸出與收取工作，這一現(xiàn)象中由于需要檢測(cè)的數(shù)據(jù)較多，最多可高達(dá)上千條。而且電路中的元件主要設(shè)置在軟芯片中，有較多的物理曲線，檢測(cè)過(guò)程會(huì)比較復(fù)雜，十分不利于對(duì)于數(shù)字電路的檢測(cè)。

2 數(shù)字電路故障原因

（1）設(shè)計(jì)未考慮集成參數(shù)變化。由于設(shè)計(jì)時(shí)沒(méi)有充分考慮元件的集成參數(shù)變化，導(dǎo)致電子元件使用時(shí)出現(xiàn)元件老化、參數(shù)性能不穩(wěn)定甚至降低的不良狀況。例如進(jìn)行簡(jiǎn)單的數(shù)字電路運(yùn)輸只能選取8個(gè)同型號(hào)電路，但其所帶實(shí)際電路早已超過(guò)指定數(shù)值，由于高數(shù)值引起的低電壓極速上升，會(huì)對(duì)電路內(nèi)部元件及系統(tǒng)進(jìn)行破壞，影響數(shù)字電路正常運(yùn)行，因此高負(fù)荷電路的應(yīng)用是十分重要的。（2）工作環(huán)境不佳。大部分的數(shù)字電路對(duì)于運(yùn)行環(huán)境有一定的要求，如溫度不能過(guò)高或過(guò)低、對(duì)于電路要合理控制、工作時(shí)間不宜過(guò)長(zhǎng)，保持環(huán)境干燥等，任何的環(huán)境變化都會(huì)影響數(shù)字電路正常運(yùn)行。另外如果環(huán)境中存在較強(qiáng)的電磁干擾，也會(huì)導(dǎo)致數(shù)字電路無(wú)法正常運(yùn)行。（3）超出使用期限。對(duì)數(shù)字電路的過(guò)度使用，會(huì)加速數(shù)字電路元件老化，降低數(shù)字電路各項(xiàng)使用性能，增加了數(shù)字電路發(fā)生故障的機(jī)率。（4）線路安排不合理。進(jìn)行電路安裝時(shí)，由于安排不合理，出現(xiàn)斷線、漏線、末端信號(hào)計(jì)算不準(zhǔn)確、電路元件安裝失誤、放置輸送處理不當(dāng)?shù)龋紩?huì)嚴(yán)重影響數(shù)字電路正常運(yùn)行，引發(fā)線路故障。

3在線電路檢測(cè)技術(shù)

（1）持續(xù)觀測(cè)。持續(xù)不斷的觀察是對(duì)電路檢測(cè)的基礎(chǔ)方法，對(duì)電源連接，引腳狀態(tài)，內(nèi)部元件運(yùn)行，線路分布，輸入末端等進(jìn)行隨時(shí)觀測(cè)。并且在設(shè)備通電過(guò)后進(jìn)行隨時(shí)觀察，看內(nèi)部零件是否出現(xiàn)冒煙、發(fā)燙，電源短路的現(xiàn)象。這是在線電路的初步檢測(cè)方法。（2）分割檢測(cè)。將整體的數(shù)字電路進(jìn)行分割，獨(dú)立數(shù)字電路單元、功能及構(gòu)造，將電路各部分獨(dú)立檢測(cè)，并進(jìn)行電源連接，找尋局部障礙，再利用邏輯筆確定障礙部位。以計(jì)算數(shù)據(jù)電路檢測(cè)為例，可分為區(qū)域、計(jì)算設(shè)備、和數(shù)據(jù)顯示器三個(gè)部分。計(jì)算數(shù)據(jù)電路輸入計(jì)數(shù)脈沖，分析譯碼設(shè)備反饋的數(shù)據(jù)。如試用3線至8線的譯碼器74LS138與非門構(gòu)建羅輯函數(shù)，還可再與數(shù)據(jù)顯示器連接，檢測(cè)電路運(yùn)行是否正常。諸如此類的方法應(yīng)用，有助于快速找出故障部位。（3）電阻測(cè)試。電阻測(cè)試主要是針對(duì)通電后的電路檢測(cè)。如電路電源連接后，如果出現(xiàn)發(fā)燙、冒煙的現(xiàn)象。為了防止故障的進(jìn)一步擴(kuò)散，需要快速阻斷電源連接，再對(duì)其使用單組檢測(cè)設(shè)備，檢查內(nèi)部輸送端口是否正常，電源是否短路等。電阻測(cè)試的方法還可用于數(shù)字線路、電路地板等進(jìn)行檢測(cè)，主要針對(duì)的是接觸不良、電路短路的故障問(wèn)題。（4）替換零件。數(shù)字電故障極少部分較為隱蔽，如電路中的集成零件性能下降時(shí)，采用邏輯電平對(duì)于故障點(diǎn)進(jìn)行找尋比較困難，這時(shí)候可以使用替換法，將故障零件用相同型號(hào)但質(zhì)量性能更好的零件進(jìn)行替換，然后檢測(cè)故障是否清除，是處理這類隱蔽故障的重要方法。需要注意的是，在進(jìn)行零件替換期間，一定要切斷電源。

4檢測(cè)注意事項(xiàng)

（1）檢測(cè)有一定的順序，不能盲目進(jìn)行。可首先使用萬(wàn)用表對(duì)集成設(shè)備及電源進(jìn)行檢測(cè)。CMOS設(shè)備可以用于對(duì)連線、底版、集成線路等進(jìn)行檢測(cè)；其次使用直觀觀察法，對(duì)客戶進(jìn)行詢問(wèn)后初步確定大體故障部位，然后通過(guò)直接觀察，檢測(cè)設(shè)備元件完整情況。然后連接電源，查看是否存在冒煙、發(fā)燙等現(xiàn)象，若有應(yīng)立即拔掉電源，如果一切正常，則需要對(duì)電路信號(hào)進(jìn)行測(cè)量，找出故障原因；最后可對(duì)故障進(jìn)行合理排除，這種方式常常用于組合電路檢測(cè)。該方法主要是保持原有的輸入，用邏輯筆檢測(cè)輸入電平，比較數(shù)值，尋找故障點(diǎn)。如時(shí)序型電路檢測(cè)時(shí)，應(yīng)使用波形方式進(jìn)行觀察，檢測(cè)時(shí)鐘信號(hào)，有效尋找設(shè)備故障。若發(fā)現(xiàn)線路與底板故障，應(yīng)先切斷電源，再使用電阻測(cè)試法對(duì)線路連接點(diǎn)進(jìn)行檢測(cè)，看數(shù)據(jù)是否正常。若是數(shù)字電路設(shè)備故障，可檢測(cè)該設(shè)備邏輯系統(tǒng)。以較為復(fù)雜的MSI為例，可使用專業(yè)的檢測(cè)設(shè)備檢測(cè)數(shù)字電路，或者使用替換法用新的裝置替換故障部位。（2）由于數(shù)字電路設(shè)備多樣，型號(hào)較多，在對(duì)不常見(jiàn)型號(hào)進(jìn)行檢測(cè)時(shí)，需參照檢測(cè)手冊(cè)，了解數(shù)字電路型號(hào)，運(yùn)轉(zhuǎn)功率，引腳名稱等，按照檢測(cè)手冊(cè)進(jìn)行檢查。同時(shí)注意遵守手冊(cè)的注意事項(xiàng)，更有助于進(jìn)行故障的排查。

5結(jié)語(yǔ)

綜上所述，隨著數(shù)字電路的廣泛應(yīng)用，其故障發(fā)生頻率也日益增加，數(shù)字電路故障檢測(cè)也越來(lái)越重要。檢測(cè)人員只有不斷積累經(jīng)驗(yàn)，熟練掌握故障檢測(cè)技術(shù)，了解故障形成原因，才能在檢測(cè)時(shí)選出最合適的方法，以最快的速度進(jìn)行故障排除，保障數(shù)字電路正常運(yùn)行。

參考文獻(xiàn)

[1]李珊瓊.關(guān)于數(shù)字電路故障診斷的探討[J].計(jì)算機(jī)光盤(pán)軟件與應(yīng)用，2014，（7）.

[2]楊遷遷.數(shù)字電路在線故障檢測(cè)技巧與方法探究[J].中國(guó)電子商務(wù)，2014.

[3]雷振雄.關(guān)于數(shù)字電路的故障測(cè)試方法研究[J].科技致富向?qū)В?013，（14）.

篇4

關(guān) 鍵 詞 數(shù)字電路；軟錯(cuò)誤；防護(hù)；方法

中圖分類號(hào)：TN79 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1671—7597（2013）021-083-01

隨著納米時(shí)代的到來(lái)，數(shù)字電路的制造工藝不斷改革與創(chuàng)新，但是，革新與挑戰(zhàn)是并存的。目前，數(shù)字電路的設(shè)計(jì)制造面臨著諸多挑戰(zhàn)，其中一項(xiàng)就是在達(dá)到設(shè)計(jì)標(biāo)準(zhǔn)的前提下，如何能使設(shè)計(jì)制造的電路可靠運(yùn)行。

增強(qiáng)數(shù)字電路可靠性的方法主要是容錯(cuò)技術(shù)的使用，這種技術(shù)的應(yīng)用是為了保證數(shù)字電路的功能不受到影響或者所受的影響最低。其原理是增加冗余資源，有效降低因故障所造成的影響。但隨著工藝尺寸的改進(jìn)，運(yùn)用環(huán)境的變化以及海拔高度的改變，數(shù)字電路軟錯(cuò)誤率也隨之受到影響，軟錯(cuò)誤率的升重影響了集成電路的可靠性，集成電路的可靠性又直接決定了計(jì)算機(jī)系統(tǒng)的可靠性，因此，數(shù)字電路軟錯(cuò)誤防護(hù)方法的研究逐漸成為研究熱點(diǎn)。

1 數(shù)字電路中軟錯(cuò)誤的類型

1） 時(shí)序邏輯電路中的軟錯(cuò)誤。隨著集成電路特征尺寸的縮小，工藝擾動(dòng)問(wèn)題日益嚴(yán)重，受工藝擾動(dòng)的影響，芯片的軟錯(cuò)誤率增加，偏離了芯片的設(shè)計(jì)指標(biāo)，由此影響了電路性能和功耗。

最常見(jiàn)的工藝擾動(dòng)主要包括溝道長(zhǎng)度擾動(dòng)、柵氧厚度擾動(dòng)以及閾值電壓擾動(dòng)，這三種工藝擾動(dòng)所造成的軟錯(cuò)誤影響著時(shí)序邏輯單元，而最容易受影響的節(jié)點(diǎn)分別是SRAM的節(jié)點(diǎn)“VR”、傳輸門觸發(fā)器的節(jié)點(diǎn)“S1”、動(dòng)態(tài)鎖存器的節(jié)點(diǎn)“OUT”以及C2MOS觸發(fā)器的節(jié)點(diǎn)“S”。通過(guò)仿真實(shí)驗(yàn)，研究溝道長(zhǎng)度擾動(dòng)、柵氧厚度擾動(dòng)以及閾值電壓擾動(dòng)這三種工藝擾動(dòng)對(duì)四種時(shí)序單元的軟錯(cuò)誤率的影響，實(shí)驗(yàn)證明，工藝不同，引起的臨界電量偏差不同，從而對(duì)軟錯(cuò)誤率影響程度也不同。

2） 組合邏輯電路中的軟錯(cuò)誤。組合邏輯電路中的軟錯(cuò)誤率也受到工藝擾動(dòng)的影響，隨著尺寸減小，組合邏輯單元對(duì)軟錯(cuò)誤越敏感，組合邏輯單元的臨界電量也越小，組合邏輯電路的三種軟錯(cuò)誤屏蔽效應(yīng)也隨之降低，因此，降低組合邏輯電路的軟錯(cuò)誤率也逐漸得到重視。通過(guò)實(shí)驗(yàn)研究發(fā)現(xiàn)，注入電荷量與脈沖寬度呈指數(shù)關(guān)系，這也關(guān)系影響了臨界電量與邏輯門延時(shí)之間的關(guān)系，當(dāng)邏輯門延時(shí)增加時(shí)，之前的邏輯門上產(chǎn)生的電壓脈沖中寬度比較小的部分無(wú)法通過(guò)這個(gè)邏輯門傳播到輸出端，從而無(wú)法造成軟錯(cuò)誤。

2 數(shù)字電路軟錯(cuò)誤防護(hù)方法

數(shù)字電路軟錯(cuò)誤防護(hù)技術(shù)主要有晶體管級(jí)軟錯(cuò)誤防護(hù)技術(shù)和門級(jí)網(wǎng)表的軟錯(cuò)誤防護(hù)技術(shù)，這兩種技術(shù)的應(yīng)用原理是針對(duì)數(shù)字電路軟錯(cuò)誤，以掃描鏈電路的功能復(fù)用為切入點(diǎn)，降低軟錯(cuò)誤防護(hù)的硬件開(kāi)銷，通過(guò)改造掃描鏈電路，從而降低軟錯(cuò)誤率。

1）晶體管級(jí)軟錯(cuò)誤防護(hù)技術(shù)。晶體管級(jí)軟錯(cuò)誤防護(hù)技術(shù)主要是設(shè)計(jì)具有SEU/SET防護(hù)性的電路庫(kù)單元，這種電路庫(kù)單元的設(shè)計(jì)，需要對(duì)其防護(hù)能力進(jìn)行量化，在晶體管級(jí)進(jìn)行軟錯(cuò)誤率的建模計(jì)算。對(duì)于軟錯(cuò)誤防護(hù)能力的評(píng)估主要有兩種手段，一是直接對(duì)電路進(jìn)行輻照實(shí)驗(yàn)，二是使用晶體管級(jí)仿真軟件進(jìn)行軟錯(cuò)誤故障注入和軟錯(cuò)誤率的建模計(jì)算。對(duì)比這兩種方法，運(yùn)用仿真軟件進(jìn)行評(píng)估不僅大大降低了試驗(yàn)成本，而且縮短了試驗(yàn)周期。運(yùn)用晶體管級(jí)仿真工具HSPICE進(jìn)行軟錯(cuò)誤故障注入，即讀入一個(gè)輸入文件，生成一個(gè)包括模擬結(jié)果、警告信息和錯(cuò)誤信息的列表文件，從而觀察SEU/SET對(duì)于時(shí)序單元內(nèi)部節(jié)點(diǎn)和輸出端所產(chǎn)生的電壓變化。時(shí)序邏輯單元的軟錯(cuò)誤防護(hù)技術(shù)主要是未經(jīng)加固的靜態(tài)鎖存器、TMR-Latch鎖存器、SDT單元以及DICE單元，其中DICE是比較經(jīng)典的晶體管級(jí)軟錯(cuò)誤防護(hù)結(jié)構(gòu)。組合邏輯單元的軟錯(cuò)誤防護(hù)技術(shù)主要是基于時(shí)差的SET防護(hù)技術(shù)和CSWP單元。

2）門級(jí)網(wǎng)表的軟錯(cuò)誤防護(hù)技術(shù)。門級(jí)網(wǎng)表的軟錯(cuò)誤防護(hù)流程是故障注入、計(jì)算SER、進(jìn)行單元替換，在故障注入環(huán)節(jié)包括對(duì)時(shí)序邏輯和組合邏輯的軟故障注入，在計(jì)算SER環(huán)節(jié)需要考慮輸入故障注入點(diǎn)、時(shí)序屏蔽、邏輯屏蔽、向量組合等諸多因素，在單元替換環(huán)節(jié)包括全部替換和部分替換，而替換策略又分為面積優(yōu)先替換策略和速度優(yōu)先替換策略。

軟錯(cuò)誤注入方法有很多，例如使用高能量質(zhì)子束照射整個(gè)芯片，模擬宇宙射線中的種子產(chǎn)生的效應(yīng)，或者直接使用中子束進(jìn)行輻照實(shí)驗(yàn)等等。這些方法主要用于精確評(píng)估每個(gè)標(biāo)準(zhǔn)單元的軟錯(cuò)誤易感程度。

軟錯(cuò)誤率計(jì)算是對(duì)電路的軟錯(cuò)誤防護(hù)性能做定量分析的關(guān)鍵，軟錯(cuò)誤率分析包括對(duì)邏輯和RAM的軟錯(cuò)誤率分析，RAM的軟錯(cuò)誤率分析方法比較成熟，目前研究的難點(diǎn)主要在對(duì)組合邏輯的軟錯(cuò)誤率的分析。

3）基于掃描鏈復(fù)位的軟錯(cuò)誤防護(hù)技術(shù)。芯片的設(shè)計(jì)通常都進(jìn)行可測(cè)性設(shè)計(jì)，可測(cè)性設(shè)計(jì)包括掃描設(shè)計(jì)和內(nèi)建自測(cè)試，為了提高其可控性和可觀測(cè)性，這兩種可測(cè)性設(shè)計(jì)都需要將普通的寄存器更換成掃描寄存器。對(duì)掃描寄存器進(jìn)行功能復(fù)用，可以進(jìn)行軟錯(cuò)誤防護(hù)，這種防護(hù)技術(shù)就是基于掃描鏈復(fù)位的軟錯(cuò)誤防護(hù)技術(shù)（SEMRSC）。目前已有的SEMRSC技術(shù)主要是Intel公司的BISER技術(shù)，以及ESFF-SED和ESFF-SEC技術(shù)。BISER技術(shù)的優(yōu)勢(shì)在于以下幾點(diǎn)，首先，在對(duì)掃描鏈進(jìn)行功能復(fù)用的過(guò)程中，有效的降低了軟錯(cuò)誤防護(hù)的面積開(kāi)銷；其次，BISER技術(shù)和ECC技術(shù)結(jié)合實(shí)用，可以將芯片級(jí)SER改善10倍；再次，BISER技術(shù)可以有效降低單元級(jí)SER。ESFF-SED和ESFF-SEC作為兩種軟錯(cuò)誤防護(hù)方法也能有效的對(duì)數(shù)字電路的軟錯(cuò)誤進(jìn)行防護(hù)。

3 總結(jié)

集成電路工藝的改進(jìn)、工作電壓的降低、工藝偏差的增強(qiáng)，使得數(shù)字電路的軟錯(cuò)誤率急速攀升，這大大影響了芯片的可靠性。本文分析了軟錯(cuò)誤的兩種類型，闡明了針對(duì)不同類型的軟錯(cuò)誤所運(yùn)用的多種防護(hù)技術(shù)，相信，通過(guò)不斷的實(shí)驗(yàn)與研究，數(shù)字電路可以在達(dá)到設(shè)計(jì)標(biāo)準(zhǔn)的前提下，安全可靠的運(yùn)行。

參考文獻(xiàn)

[1]傅忠傳，陳紅松，崔剛，楊孝宗.處理器容錯(cuò)技術(shù)研究與展望[J].計(jì)算機(jī)研究與發(fā)展，2007，44（l）：154-16.

篇5

摘要 EDA技術(shù)是用于電子產(chǎn)品設(shè)計(jì)中比較先進(jìn)的技術(shù)，可以代替設(shè)計(jì)者完成電子系統(tǒng)設(shè)計(jì)中的大部分工作，而且可以直接從程序中修改錯(cuò)誤及系統(tǒng)功能而不需要硬件電路的支持，既縮短了研發(fā)周期，又大大節(jié)約了成本。本文中，筆者根據(jù)自己的經(jīng)驗(yàn)，對(duì)交通燈系統(tǒng)控制器進(jìn)行相關(guān)設(shè)計(jì)，并以此來(lái)說(shuō)明EDA技術(shù)的設(shè)計(jì)優(yōu)越性。

關(guān)鍵詞 EDA技術(shù)；數(shù)字電路；應(yīng)用研究

中圖分類號(hào)TP39 文獻(xiàn)標(biāo)識(shí)碼A 文章編號(hào) 1674-6708（2012）61-0164-02

在數(shù)字電路設(shè)計(jì)領(lǐng)域，隨著微電子技術(shù)的迅猛發(fā)展，其設(shè)計(jì)的復(fù)雜程度都在不斷地增加，而且電子產(chǎn)品更新?lián)Q代的步伐也越來(lái)越快。EDA技術(shù)是用于電子產(chǎn)品設(shè)計(jì)中比較先進(jìn)的技術(shù)，它具有其他電子產(chǎn)品設(shè)計(jì)技術(shù)無(wú)法比擬的優(yōu)勢(shì)，比如：使用這種技術(shù)從程序中修改錯(cuò)誤時(shí)，不需要提供額外的硬件電路等。使用EDA技術(shù)進(jìn)行相應(yīng)的產(chǎn)品設(shè)計(jì)時(shí)，不僅可以縮短產(chǎn)品開(kāi)發(fā)周期，而且可以節(jié)約產(chǎn)品開(kāi)發(fā)成本。在EDA技術(shù)的應(yīng)用中，為了說(shuō)明EDA技術(shù)的設(shè)計(jì)優(yōu)勢(shì)，本文使用這種技術(shù)對(duì)十字路口的交通燈控制系統(tǒng)進(jìn)行了相應(yīng)的設(shè)計(jì)，并通過(guò)相關(guān)仿真軟件的仿真結(jié)果，說(shuō)明了EDA技術(shù)的設(shè)計(jì)優(yōu)越性。

1 EDA技術(shù)特點(diǎn)分析

在使用EDA技術(shù)進(jìn)行設(shè)計(jì)時(shí)，一般是先在這個(gè)平臺(tái)上完成設(shè)計(jì)文件，這種設(shè)計(jì)文件的完成可以通過(guò)原理圖或者其他語(yǔ)言實(shí)現(xiàn)。在具體設(shè)計(jì)時(shí)，通過(guò)軟件的方式對(duì)所要設(shè)計(jì)的系統(tǒng)硬件功能進(jìn)行相應(yīng)的描述是一名設(shè)計(jì)者所需要做的工作。設(shè)計(jì)者可以在相應(yīng)工具的輔助下，應(yīng)用CPLD/PPGA器件，就可以得到最后的設(shè)計(jì)結(jié)果。EDA技術(shù)的優(yōu)勢(shì)主要體現(xiàn)在以下四個(gè)方面：

1）EDA技術(shù)采用的“自頂向下”的全新設(shè)計(jì)方法屬于模塊化的設(shè)計(jì)方法，具有模塊化設(shè)計(jì)方法的優(yōu)勢(shì)；2）使用EDA技術(shù)進(jìn)行數(shù)字電路設(shè)計(jì)時(shí)，由于高層設(shè)計(jì)可以單獨(dú)于器件的結(jié)構(gòu)而獨(dú)立存在，所以在設(shè)計(jì)初期，設(shè)計(jì)者可以集中精力進(jìn)行最優(yōu)化的需求設(shè)計(jì)，無(wú)需考慮器件（比如：芯片結(jié)構(gòu)等）的限制。這種設(shè)計(jì)思路無(wú)疑可以減少設(shè)計(jì)者設(shè)計(jì)時(shí)的風(fēng)險(xiǎn)設(shè)計(jì)，降低了設(shè)計(jì)成本，縮短了設(shè)計(jì)周期；3）采用EDA技術(shù)平臺(tái)所設(shè)計(jì)的數(shù)字電路，可以在可編程控制器件及各種集成電路之間實(shí)現(xiàn)簡(jiǎn)單的移植工作。這個(gè)有點(diǎn)主要是由于本系統(tǒng)采用的是硬件描述語(yǔ)言進(jìn)行的設(shè)計(jì)，這種設(shè)計(jì)方法可以完全獨(dú)立于目標(biāo)器件的結(jié)構(gòu)而存在；4）采用EDA技術(shù)進(jìn)行數(shù)字電路設(shè)計(jì)，可以采用并行設(shè)計(jì)原則，即：可以由多個(gè)設(shè)計(jì)者同時(shí)進(jìn)行相關(guān)設(shè)計(jì)工作。

2 交通控制器的設(shè)計(jì)

筆者所設(shè)計(jì)的交通管理器十字路口甲、乙兩條道路的紅、黃、指揮車輛和行人安全通行，交通管理示意圖如下圖所示。圖中，是甲道紅、黃、綠燈；R2.Y2.G2是乙道紅、黃、綠燈。綠三色燈，Rl、Y1、Gl。

2.1系統(tǒng)設(shè)計(jì)方案

該交通管理器由控制器和受其控制的3個(gè)定時(shí)器以及6個(gè)交通管理燈組成。圖中3個(gè)定時(shí)器分別確定甲道和乙道通行時(shí)間t3，tl以及公共的停車(黃燈亮)時(shí)間t2。這3個(gè)定時(shí)器采用以秒信號(hào)為時(shí)鐘的計(jì)數(shù)器來(lái)實(shí)現(xiàn)，C1，C2和C3分別是這些定時(shí)器的工作使能信號(hào)，即當(dāng)C1.C2或C3為.時(shí)，相應(yīng)的定時(shí)器開(kāi)始計(jì)數(shù)，W1.W2和W3為定時(shí)計(jì)數(shù)器的指示信一號(hào)，計(jì)數(shù)器在計(jì)數(shù)過(guò)程中，相應(yīng)的指示信號(hào)為0，計(jì)數(shù)結(jié)束時(shí)為1。

2.2交通控制模塊

1）So狀態(tài)表示：乙道綠燈亮，甲道紅燈亮的狀態(tài)，30s定時(shí)器開(kāi)始計(jì)時(shí)，且通車時(shí)間不超過(guò)30s；2）Sl狀態(tài)表示：乙道通車時(shí)間己達(dá)到30s，此時(shí)，乙道黃燈亮，甲道紅燈亮的狀態(tài)，5s定時(shí)器開(kāi)始計(jì)時(shí)；3）S2狀態(tài)表示：乙道黃燈時(shí)間己超過(guò)5s，此時(shí)，乙道紅燈亮，甲道綠燈亮的狀態(tài)，30s定時(shí)器開(kāi)始計(jì)時(shí)；4）S3狀態(tài)表示：甲道通車時(shí)間己超過(guò)30s，此時(shí)，乙道紅燈亮，甲道綠燈亮的狀態(tài)，5s定時(shí)器開(kāi)始計(jì)時(shí):以后當(dāng)甲道黃燈亮計(jì)時(shí)超過(guò)5秒時(shí)，接So狀態(tài)；5）甲、乙兩道紅、黃、綠三個(gè)燈分別用R1，Y1，G1和R2，Y2，G2表示。燈亮用“1”表示，燈不亮用“0”表示。則兩個(gè)方向信號(hào)燈的4種狀態(tài)。

2.3定時(shí)單元模塊

本設(shè)計(jì)中的定時(shí)單元模塊有3個(gè)，分別為count30s、count26s、Count5s。它們定時(shí)時(shí)間不同。在定時(shí)單元count30s、count26s、Count5s的設(shè)計(jì)中，為設(shè)計(jì)要求需進(jìn)行減計(jì)數(shù)，設(shè)計(jì)中使用的是加法計(jì)數(shù)。由于篇幅有限，主要VHDL源程序及分析情況，筆者在此不再贅述。

3 系統(tǒng)仿真

交通管理器的仿真波形如圖2所示。

從上圖中可以得到以下結(jié)果：rl高電平、g2高電平：甲道禁止?fàn)顟B(tài)、乙道通行狀態(tài)；30s后，rl高電平、y2高電平：甲道禁止?fàn)顟B(tài)、乙道停車狀態(tài)；5s后，91高電平、r2高電平：甲道通行狀態(tài)、乙道禁止?fàn)顟B(tài)；26秒中后，yl高電平、r2高電平：甲道停車狀態(tài)、乙道禁止?fàn)顟B(tài)；5s后，rl高電平、g2高電平：甲道禁止?fàn)顟B(tài)、乙道通行狀態(tài)；g2高電平：乙道通行狀態(tài)，至此，這個(gè)系統(tǒng)完成了一個(gè)工作循環(huán)，設(shè)計(jì)達(dá)到了要求。

4結(jié)論

本文中，根據(jù)具體的實(shí)例有力的證明了EDA技術(shù)的優(yōu)越性，希望我們教師能把EDA在數(shù)字電路中的應(yīng)用發(fā)揮到極致，為提高我校學(xué)生的競(jìng)爭(zhēng)能力，適應(yīng)市場(chǎng)的需要而努力。

參考文獻(xiàn)

篇6

【關(guān)鍵詞】數(shù)字電路；故障；測(cè)試

1.常見(jiàn)的故障

1.1永久故障

1.1.1固體電平故障

如果電路某處邏輯電平始終保持不變，則該故障就是固體電平故障，例如，接地故障就是典型的固體電平故障，其故障點(diǎn)的電平始終保持為0。

1.1.2固定開(kāi)路故障

該故障常常發(fā)生在CMOS電子線路中，當(dāng)CMOS電子線路中的輸入管沒(méi)有連通其它路而引起懸空或者柵極引線而發(fā)生斷開(kāi)現(xiàn)象，此時(shí)CMOS門電路的輸出端的電阻是非常大的，即會(huì)發(fā)生短路，這樣的故障就是開(kāi)路故障。因?yàn)樵贑MOS門電路中輸入電阻和輸出電阻都是相當(dāng)大的，所以，輸出電平在某段時(shí)間內(nèi)是不會(huì)發(fā)生變化的，這是由于門電路輸出與下級(jí)門電路之間的分布電容有存儲(chǔ)電荷的作用。

1.1.3橋接故障

由兩根或者兩根以上的信號(hào)互相短路而引起的故障就叫做橋接故障，引發(fā)該類故障的原因有：印制電路的焊接不小心、裸線部分太長(zhǎng)等等，一般而言 ，橋接故障分為如下幾種類型：（1）由于輸入信號(hào)線間的橋接引起的輸入端橋接現(xiàn)象；（2）輸入端和輸出端相互連接引起的反饋橋接。橋接故障會(huì)使電子線路的邏輯功能發(fā)生很大的變化。

1.2間歇故障

間歇故障的發(fā)生具有偶然性，在故障發(fā)生的時(shí)候很容易引起電路相關(guān)功能的出錯(cuò)，但是故障一旦消失，功能就馬上恢復(fù)了。時(shí)有時(shí)無(wú)是間歇故障的表現(xiàn)形式。如果是虛焊、引線松動(dòng)等因素造成的間歇故障，則應(yīng)該要通過(guò)人工修理來(lái)消除故障，如果是電磁干擾因素造成的間歇故障，則只要對(duì)其屏蔽就可以了。

2.出現(xiàn)故障的主要原因

2.1沒(méi)有正確安裝布線

若在集成電路芯片安置以及布線安置的時(shí)候不合理，那么就會(huì)帶來(lái)較大的干擾。尤其是電子元件安裝錯(cuò)誤、漏斷線以及安裝時(shí)出現(xiàn)橋接、沒(méi)有適當(dāng)?shù)靥幚黹e置輸入端、沒(méi)有加入或者錯(cuò)誤地加入使能端信號(hào)等，都是引發(fā)故障的重要因素。

2.2接觸不良

接觸不良在數(shù)字電路中普遍存在也是最容易發(fā)生的故障。例如接插件松動(dòng)、接點(diǎn)氧化、虛焊等等，信號(hào)的時(shí)有時(shí)無(wú)是該故障的主要表現(xiàn)，故障的發(fā)生也帶有一定的偶然性。選取質(zhì)量較好的接插件，從工藝上確保焊接的質(zhì)量能有效地減少這種故障的發(fā)生。

2.3在設(shè)計(jì)的過(guò)程中沒(méi)有對(duì)電子線路的參數(shù)以及工作條件進(jìn)行分析

2.3.1電子線路沒(méi)有良好的負(fù)載能力

一般而言，一個(gè)與非門在輸出低電平的情況下最多可以帶 10個(gè)同類型的門電路，如果所帶門電路數(shù)超過(guò)10，則很容易導(dǎo)致輸出低電平快速增大，最終會(huì)造成電子線路功能的喪失，系統(tǒng)也將無(wú)法照常運(yùn)轉(zhuǎn)。同樣，輸出高電平如果外接負(fù)載也不能有此情況的發(fā)生?？梢约訌?qiáng)電子線路的負(fù)載能力。

2.3.2電子線路沒(méi)有較高的工作速度

當(dāng)對(duì)電子線路輸入一組信號(hào)的時(shí)候，在電路內(nèi)部的延時(shí)作用下在獲得穩(wěn)定的輸出以后，才可以將第二組信號(hào)輸入進(jìn)去。若電子線路工作速度過(guò)低的話，會(huì)引起延時(shí)的加長(zhǎng)，在輸入很高的脈沖頻率情況下，則會(huì)很容易出現(xiàn)輸出不穩(wěn)定的現(xiàn)象，這種故障是很難查出來(lái)的，所以，在設(shè)計(jì)電路時(shí)，要考慮到其工作速度。

2.3.3半導(dǎo)體器件沒(méi)有良好的熱穩(wěn)定性

半導(dǎo)體元件的性質(zhì)與溫度有關(guān)，主要體現(xiàn)在如下兩種情況：（1）在開(kāi)機(jī)的時(shí)候設(shè)備的工作是正常的，由于溫度在不斷升高，會(huì)出現(xiàn)問(wèn)題，關(guān)機(jī)冷卻后再開(kāi)機(jī)又可以正常地工作；（2）溫度很低的情況下，出現(xiàn)問(wèn)題，由于溫度不斷地升高，又可以正常地工作。因此，在進(jìn)行設(shè)計(jì)的過(guò)程中可以選擇具有良好熱穩(wěn)定性的電子元件來(lái)解決該問(wèn)題。

3.數(shù)字電路故障測(cè)試方法

數(shù)字電路的故障測(cè)試基本分為以下三步：一是對(duì)故障進(jìn)行測(cè)試和隔離；二是對(duì)故障進(jìn)行定位；三是對(duì)故障進(jìn)行診斷和排除。

（1）故障的測(cè)試和隔離：對(duì)任何電路進(jìn)行故障診斷，首先應(yīng)通過(guò)考察故障特征以盡可能地縮小故障范圍，即進(jìn)行故障隔離。在通常情況下，當(dāng)電路的信號(hào)消失以后，我們可以借助測(cè)試探頭在電路信號(hào)相互連接的路徑上進(jìn)行測(cè)試與診斷，這樣一般就比較容易找到了電路消失的信號(hào)。而且一些測(cè)試探頭上，都具有邏輯存儲(chǔ)裝置的。這樣，我們就可以運(yùn)用這一功能來(lái)測(cè)試和診斷數(shù)字電路上脈沖信號(hào)活動(dòng)的具體情況。當(dāng)信號(hào)出現(xiàn)時(shí)，就可以把信號(hào)存儲(chǔ)起來(lái)，并在脈沖存儲(chǔ)器上顯示出來(lái)。可見(jiàn)，通過(guò)查找數(shù)字電路之間的脈沖信號(hào)，可以把故障進(jìn)一步縮小在一定的范圍內(nèi)，進(jìn)而測(cè)試出電路的故障所在。

（2）故障的定位：當(dāng)把故障隔離到單元電路中，就可以用邏輯探頭、邏輯脈沖發(fā)生器和電流跟蹤器等來(lái)觀察電路故障對(duì)工作的影響，并找到故障源。我們可以運(yùn)用邏輯探頭來(lái)檢查數(shù)字電路上的脈沖活動(dòng)情況，進(jìn)而測(cè)試和觀察電路的輸出、輸入信號(hào)的活動(dòng)情況。以這些活動(dòng)情況和信息為出發(fā)點(diǎn)，可以判斷數(shù)字電路運(yùn)行是否正常。

（3）數(shù)字電路的故障診斷和排除：實(shí)際上，相對(duì)于數(shù)字電路故障的測(cè)試而言，其診斷比較簡(jiǎn)單。這是因?yàn)槌巳龖B(tài)電路以外，其輸入、輸出狀態(tài)僅有高、低電平兩種。在對(duì)數(shù)字電路故障進(jìn)行診斷時(shí)，首先我們可以進(jìn)行動(dòng)態(tài)測(cè)試，逐步縮小故障的范圍。然后，再進(jìn)行靜態(tài)測(cè)試，進(jìn)一步查找故障的具體方位。這就要求我們?cè)跍y(cè)試和診斷電路故障時(shí)，要有適當(dāng)?shù)男盘?hào)源以及示波儀器，而且示波儀器的頻帶一般應(yīng)當(dāng)大于10MHZ，同時(shí)要仔細(xì)觀察數(shù)字電路輸入、輸出的具體情況。

具體的測(cè)試方法通常有一下幾種：

（1）直觀檢查：線路連接檢查和集成器件的連接檢查是直觀檢查兩種常見(jiàn)的類型，線路接錯(cuò)引起的故障是很普遍的，甚至還可能導(dǎo)致元器件的損壞。因此，要正確的畫(huà)出安裝接線圖，一旦出現(xiàn)故障，就可以對(duì)照接線圖檢查實(shí)際電路，看有沒(méi)有漏線、斷線、錯(cuò)線的現(xiàn)象，尤其要注意電源線和地線的接線有沒(méi)有錯(cuò)誤 ，在檢查集成器件的連接情況時(shí)，首先要檢查外引線和其它路的連接以及集成器件插的方向有沒(méi)有錯(cuò)誤，存不存在不允許懸空的輸入端沒(méi)有接入電路的現(xiàn)象。

（2）測(cè)量電容、電阻等分立元件：先將電源關(guān)閉，通過(guò)萬(wàn)用表“歐姆*10”檔對(duì)電源線與地線端間的電阻值進(jìn)行測(cè)量，以把電源輸出端與地線端間可能存在開(kāi)路或者短路的情況排除掉。接下來(lái)就要檢查元件，在對(duì)電解電容器進(jìn)行檢查時(shí)，要先把電解電容對(duì)地短路，使電容器中的電荷全部釋放出來(lái)，然后看電容有沒(méi)有被擊穿以及是否存在漏電嚴(yán)重現(xiàn)象，這樣可以避免萬(wàn)用表的損壞。

（3）靜態(tài)測(cè)試：靜態(tài)測(cè)試一般是對(duì)電路以及電源電壓進(jìn)行測(cè)試。在測(cè)試電路時(shí)，首先要保證電路處于某一輸入狀態(tài)，對(duì)照真值表，對(duì)電路的功能進(jìn)行分析。一旦發(fā)現(xiàn)問(wèn)題，就要再次測(cè)量，接著調(diào)節(jié)電路使之處于某一故障狀態(tài)，用萬(wàn)用表對(duì)各器件的輸入電壓和輸出電壓的邏輯關(guān)系進(jìn)行測(cè)量，看符不符合要求，最終確定發(fā)生故障的點(diǎn)。測(cè)試電源電壓時(shí)，要用萬(wàn)用表對(duì)電源的輸出電壓進(jìn)行測(cè)量，看有沒(méi)有錯(cuò)誤，除此之外，還要對(duì)電路外引線的地線端和電源端的電壓進(jìn)行測(cè)量，看符不符合要求。

4.結(jié)束語(yǔ)

數(shù)字電路的廣泛應(yīng)用，提高了電器的使用和質(zhì)量，（下轉(zhuǎn)第168頁(yè)）（上接第54頁(yè)）促進(jìn)了電器產(chǎn)品性能的進(jìn)一步提高。但是，我們應(yīng)該清醒地認(rèn)識(shí)到，數(shù)字電路運(yùn)行過(guò)程中存在這樣那樣的故障及問(wèn)題。因此，我們必須高度重視故障的測(cè)試，積極探索行之有效的策略措施，全面提高數(shù)字電路的應(yīng)用水平和運(yùn)行質(zhì)量，不斷拓寬其使用范圍。通過(guò)本文，對(duì)數(shù)字電路故障的測(cè)試方法有了比較詳盡的了解。在實(shí)際的測(cè)試過(guò)程中，應(yīng)根據(jù)電路故障的具體情況，選擇恰當(dāng)?shù)臏y(cè)試方法。

篇7

關(guān)鍵詞：卡諾圖 數(shù)字電路 邏輯函數(shù) 應(yīng)用

中圖分類號(hào)：TN79 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2016）05-0000-00

Abstract：Karnaugh map is a kind of geometric figure that reflects the relation between the adjacent， which is used in the representation and simplification of logic function. Though a number of examples， it shows the application of karnaugh map such as solving the inverse function of logic function， judging the phenomenon of competitive adventure and the design of combinational logic circuit and sequential logic circuit . It can greatly simplify the process of analysis and design of digital circuit by flexibly applying karnaugh map， which can have a great effect.

keywords：karnaugh map； digital circuit； logic function； application

1 引言

卡諾圖是由2n個(gè)方格組成的、并能體現(xiàn)最小項(xiàng)邏輯相鄰關(guān)系的幾何圖形。從卡諾圖上能直觀地找出具有相鄰關(guān)系的最小項(xiàng)并將其合并化簡(jiǎn)，這種方法無(wú)需特殊的技巧和熟記公式，只要按照正確的步驟和一定的化簡(jiǎn)原則就能容易地得到最簡(jiǎn)結(jié)果，因此卡諾圖在邏輯函數(shù)化簡(jiǎn)中得以廣泛的應(yīng)用。

事實(shí)上，卡諾圖除了可以化簡(jiǎn)邏輯函數(shù)，還有很多其他的用途，只要靈活運(yùn)用，即可大大化簡(jiǎn)數(shù)字電路的分析和設(shè)計(jì)過(guò)程。本文通過(guò)實(shí)例，闡述了卡諾圖在邏輯函數(shù)化簡(jiǎn)之外的幾點(diǎn)巧妙應(yīng)用。

2 卡諾圖在數(shù)字電路中的巧妙應(yīng)用

2.1利用卡諾圖求邏輯函數(shù)的反函數(shù)

利用反演規(guī)則可以比較容易地求出邏輯函數(shù)的反函數(shù)，但得到的表達(dá)式并一定最簡(jiǎn)。如果利用卡諾圖，對(duì)邏輯函數(shù)表達(dá)式中沒(méi)有出現(xiàn)的最小項(xiàng)之和進(jìn)行化簡(jiǎn)，即采用包圍0的方法，得到的表達(dá)式即為邏輯函數(shù)反函數(shù)的最簡(jiǎn)與或式。

例1：求邏輯函數(shù)的反函數(shù)。

解：畫(huà)出邏輯函數(shù)的卡諾圖（如圖1），在卡諾圖中對(duì)0加包圍圈，可求出反函數(shù)的最簡(jiǎn)與或式，即得。

2.2利用卡諾圖分析組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)

在組合邏輯電路中，門電路的兩個(gè)不同電平輸入信號(hào)同時(shí)向相反方向轉(zhuǎn)換的現(xiàn)象稱為競(jìng)爭(zhēng)，由競(jìng)爭(zhēng)而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象稱為冒險(xiǎn)。為保證電路正常工作，設(shè)計(jì)時(shí)需注意判斷和消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。判斷和消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有代數(shù)法、實(shí)驗(yàn)室法，其中利用卡諾圖判斷有無(wú)競(jìng)爭(zhēng)冒險(xiǎn)，并用增加冗余項(xiàng)消去互補(bǔ)變量的方法，直觀、簡(jiǎn)便。

卡諾圖法的步驟是：先畫(huà)出邏輯函數(shù)的卡諾圖，然后在卡諾圖上畫(huà)出與表達(dá)式中的乘積項(xiàng)相對(duì)應(yīng)的包圍圈，如果圈與圈之間出現(xiàn)相切，且相切處沒(méi)有被其他圈包圍，即可判斷出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。

例2：判斷邏輯函數(shù)是否有可能產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)，如果可能應(yīng)如何消除。

解：由邏輯函數(shù)畫(huà)出卡諾圖（圖2），并按、畫(huà)出包圍圈（圖2上用實(shí)線表示），從圖上可看出兩個(gè)圈相切，且相切處沒(méi)有被其他圈包圍，表明產(chǎn)生了競(jìng)爭(zhēng)冒險(xiǎn)，此時(shí)，若對(duì)相切部分的相鄰項(xiàng)加包圍圈（圖2上用虛線表示），即增加冗余項(xiàng)，從而實(shí)現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的消除。此時(shí)邏輯函數(shù)的表達(dá)式變?yōu)椤?/p>

2.3利用卡諾圖實(shí)現(xiàn)“用具有n 個(gè)地址輸入端的數(shù)據(jù)選擇器設(shè)計(jì)m變量（n

用具有n 個(gè)地址輸入端的數(shù)據(jù)選擇器設(shè)計(jì)m變量（n

卡諾圖法步驟是：先畫(huà)出邏輯函數(shù)的卡諾圖，然后選定地址變量，并以地址變量的變化組合在卡諾圖上畫(huà)包圍圈，再根據(jù)包圍圈中出現(xiàn)1的方格寫(xiě)出除地址變量外的變量形式，該變量形式即為數(shù)據(jù)數(shù)據(jù)端的輸入量Di。

例3：用8選1數(shù)據(jù)選擇器CC4512實(shí)現(xiàn)邏輯函數(shù)。

解：畫(huà)出邏輯函數(shù)的卡諾圖（圖3），選地址A2A1A0變量為ABC，即把ABC接在器件的地址輸入端A2A1A0。然后在卡諾圖上以ABC的八種取值組合畫(huà)包圍圈（用虛線圈表示），由每個(gè)包圍圈中出現(xiàn)1的方格，可得數(shù)據(jù)輸入端分別為：，，，按此結(jié)果可畫(huà)出相應(yīng)的邏輯電路圖（圖4）。

2.4利用卡諾圖實(shí)現(xiàn)“用JK觸發(fā)器設(shè)計(jì)時(shí)序邏輯電路”

時(shí)序邏輯電路設(shè)計(jì)步驟一般是先根據(jù)邏輯功能確定欲實(shí)現(xiàn)電路的狀態(tài)表，再選定觸發(fā)器類型，然后求取輸出方程和觸發(fā)器的激勵(lì)方程，最后進(jìn)行自啟動(dòng)檢查，畫(huà)出邏輯圖。若選擇JK觸發(fā)器，電路的激勵(lì)方程需要間接導(dǎo)出。借助卡諾圖可快速容易地求出JK觸發(fā)器的激勵(lì)方程。

例4：已知某時(shí)序電路的狀態(tài)表如表1所示，用JK觸發(fā)器實(shí)現(xiàn)該電路。

傳統(tǒng)方法：結(jié)合時(shí)序電路的狀態(tài)表（表1）和JK觸發(fā)器激勵(lì)表（表2）可得表3，據(jù)此畫(huà)出兩個(gè)JK觸發(fā)器的輸入J、K和電路輸出Y共計(jì)5個(gè)卡諾圖。然后遵循卡諾圖化簡(jiǎn)原則即可找到觸發(fā)器的激勵(lì)方程和輸出方程。這種方法要求能準(zhǔn)確寫(xiě)出JK觸發(fā)器激勵(lì)表，而且卡諾圖使用個(gè)數(shù)較多。

巧妙方法：直接根據(jù)表1畫(huà)出次態(tài)卡諾圖（圖5），在卡諾圖上按變量Q1取值為1、為0把卡諾圖分成兩部分（用虛線劃分），并在每個(gè)部分對(duì)出現(xiàn)1的格子畫(huà)包圍圈，根據(jù)每個(gè)包圍圈寫(xiě)出與項(xiàng)式并相加得到次態(tài)表達(dá)式，與JK觸發(fā)器的激勵(lì)方程對(duì)比，則很容易地得到觸發(fā)器1的激勵(lì)方程，同樣的方法可得到觸發(fā)器0的激勵(lì)方程。

3 結(jié)語(yǔ)

綜上所述，卡諾圖在數(shù)字電路中應(yīng)用廣泛，不僅可以化簡(jiǎn)邏輯函數(shù)，還可以在求邏輯函數(shù)的反函數(shù)、組合電路中競(jìng)爭(zhēng)冒險(xiǎn)判定、組合邏輯電路設(shè)計(jì)、時(shí)序邏輯電路設(shè)計(jì)等方面體現(xiàn)其優(yōu)越性。靈活巧妙地運(yùn)用卡諾圖，對(duì)提高數(shù)字電路課程的教學(xué)效果和簡(jiǎn)化數(shù)字電路的分析設(shè)計(jì)過(guò)程，都起到了事半功倍的效果。

參考文獻(xiàn)

篇8

由于自主性實(shí)驗(yàn)需要學(xué)生獨(dú)立、系統(tǒng)的完成實(shí)驗(yàn)任務(wù)，需要耗費(fèi)較多時(shí)間，如果實(shí)驗(yàn)題目不能引起學(xué)生們的興趣，他們是不會(huì)花費(fèi)精力和時(shí)間的。因此，選題是一個(gè)很重要的環(huán)節(jié)。

二、實(shí)驗(yàn)內(nèi)容安排要有利于培養(yǎng)學(xué)生的創(chuàng)新能力

基礎(chǔ)實(shí)驗(yàn)采用TDS－2數(shù)字電路實(shí)驗(yàn)系統(tǒng)，使用小規(guī)模集成電路(SSI)是資源密度僅幾個(gè)門的集成邏輯門，如與門、或門、異或門和觸發(fā)器等;中規(guī)模集成電路(MSI)是資源密度僅幾十個(gè)門或幾百個(gè)門的標(biāo)準(zhǔn)功能模塊，如計(jì)數(shù)器，寄存器、譯碼器、數(shù)據(jù)選擇器。綜合實(shí)踐平臺(tái)采用GW48－SOPC實(shí)驗(yàn)系統(tǒng)，使用Altera公司的超大規(guī)模通用可編程邏輯器件PLD(ProgrammableLogicDevice)，資源密度在上千門至百萬(wàn)門之間，使數(shù)字系統(tǒng)設(shè)計(jì)從電路級(jí)深入到了芯片級(jí)，用Al-tera公司的MAX_PlusⅡ或QuartusⅡ，允許學(xué)生在印刷線路板上編輯和修改器件邏輯功能，使硬件功能的重構(gòu)與軟件設(shè)計(jì)一樣方便。

1．設(shè)計(jì)準(zhǔn)備。學(xué)生首先根據(jù)任務(wù)要求進(jìn)行設(shè)計(jì)分析，按系統(tǒng)復(fù)雜程度劃分功能單元，然后進(jìn)行方案論證，權(quán)衡系統(tǒng)工作速度、PLD器件資源、產(chǎn)品成本及連線的布通率等，選擇合適的設(shè)計(jì)方案和性能比高的PLD器件。設(shè)計(jì)以項(xiàng)目工程的形式進(jìn)行，新建項(xiàng)目時(shí)可指定項(xiàng)目的存放路徑和目錄、設(shè)計(jì)工程名稱以及最高層設(shè)計(jì)實(shí)體的名稱、指定目標(biāo)器件的系列和型號(hào)，最后工程向?qū)?huì)給出設(shè)計(jì)報(bào)告。

2．設(shè)計(jì)輸入。學(xué)生在編輯器中建立源文件，闡明設(shè)計(jì)要求。源文件可以是原理圖方式或文本方式。原理圖方式使用邏輯符號(hào)組構(gòu)電路，容易理解與掌握。開(kāi)發(fā)軟件平臺(tái)除提供功能強(qiáng)大的各類器件庫(kù)外(如邏輯門、觸發(fā)器、組合功能部件、時(shí)序功能部件、存儲(chǔ)器等)，還允許學(xué)生自己建立特殊的器件符號(hào)。文本方式是采用硬件描述語(yǔ)言HDL(HardwareDescriptionLanguage)描述電路的輸入、輸出關(guān)系及邏輯功能，學(xué)生可以不需要熟悉系統(tǒng)的底層電路和PLD的內(nèi)部結(jié)構(gòu)，通過(guò)邏輯描述就能確定設(shè)計(jì)方案的可行性;

3．分析與綜合。分析與綜合是PLD開(kāi)發(fā)軟件對(duì)設(shè)計(jì)文件進(jìn)行處理的第一步驟。首先由編譯器分析檢驗(yàn)設(shè)計(jì)輸入是否符合規(guī)范，包括邏輯規(guī)則檢測(cè)、網(wǎng)絡(luò)連接檢測(cè)、信號(hào)來(lái)源和流向檢測(cè)等。比如圖形設(shè)計(jì)文件中信號(hào)線有無(wú)漏接、信號(hào)有無(wú)雙重來(lái)源，元件端口屬性是否匹配;文件設(shè)計(jì)中有無(wú)關(guān)鍵字、邏輯語(yǔ)法或結(jié)構(gòu)等錯(cuò)誤。檢驗(yàn)通過(guò)后編譯器對(duì)設(shè)計(jì)文件進(jìn)行優(yōu)化和綜合，簡(jiǎn)化邏輯方程式以減少設(shè)計(jì)占用的資源，并綜合成一個(gè)網(wǎng)表文件形成系統(tǒng)邏輯模型。

4．功能仿真。功能仿真可驗(yàn)證系統(tǒng)模型是否滿足設(shè)計(jì)功能要求。仿真的測(cè)試碼或測(cè)試序列可以通過(guò)建立矢量波形文件、矢量文件和矢量輸出文件設(shè)置。其中矢量波形文件以設(shè)計(jì)文件的輸入、輸出時(shí)序波形直接顯示設(shè)計(jì)對(duì)象的邏輯關(guān)系，與時(shí)序波形圖相似，適用于具有重復(fù)狀態(tài)變化特征的邏輯函數(shù)。在波形編輯器中，一般可以選擇需要觀察的輸入、輸出節(jié)點(diǎn)，對(duì)輸入信號(hào)賦值、改變信號(hào)狀態(tài)的顯示方式等。只要給定各測(cè)試輸入信號(hào)的時(shí)序關(guān)系或邏輯電平，仿真器就以信號(hào)波形圖或仿真報(bào)告文件的形式給出邏輯仿真結(jié)果甚至信號(hào)的傳輸時(shí)間供設(shè)計(jì)者分析。如果邏輯功能不符合設(shè)計(jì)要求，學(xué)生可以修改設(shè)計(jì)直至要求滿足。

5．時(shí)序仿真。由于不同器件的不同布局對(duì)系統(tǒng)信號(hào)延時(shí)有不同的影響，因此在器件適配完成后可以進(jìn)行時(shí)序仿真，分析信號(hào)傳輸延時(shí)，檢查和消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，估計(jì)系統(tǒng)設(shè)計(jì)性能。

三、為學(xué)生營(yíng)造一個(gè)相互交流的課堂氛圍

課堂是學(xué)生實(shí)施自己計(jì)劃的主戰(zhàn)場(chǎng)，教師不應(yīng)再去面面俱到的指導(dǎo)學(xué)生如何做實(shí)驗(yàn)，而應(yīng)針對(duì)不同學(xué)生的不同設(shè)計(jì)方案和不同問(wèn)題做一些關(guān)鍵性的指導(dǎo)，形成一個(gè)以學(xué)生自己動(dòng)手為主．教師引導(dǎo)與點(diǎn)評(píng)相結(jié)合的啟發(fā)式教學(xué)模式。遇到問(wèn)題時(shí)需更多的鼓勵(lì)學(xué)生們自己想辦法解決，教師切忌有問(wèn)必答，一切包辦代替，否則就失去了自主性實(shí)驗(yàn)的意義。只有這樣才能更加活躍學(xué)生的思維，才能真正培養(yǎng)學(xué)生分析問(wèn)題、解決問(wèn)題的能力。

四、結(jié)論

篇9

1什么是高速數(shù)字電路

高速數(shù)字電路就是一種根據(jù)高速變化的信號(hào)，在電路中所產(chǎn)生的包含比如：電感、電容等模擬性質(zhì)效果的電路。它主要是由分布參數(shù)系統(tǒng)與集中參數(shù)系統(tǒng)兩個(gè)系統(tǒng)構(gòu)成。分布參數(shù)系統(tǒng)可被使用高速數(shù)字電路設(shè)計(jì)過(guò)程中，分布在熟悉度更靠近該系統(tǒng)對(duì)信號(hào)時(shí)間和其存在的位置對(duì)應(yīng)的特性有關(guān)鍵性作用，因此對(duì)信號(hào)特性產(chǎn)生影響的關(guān)鍵因素是元器件間的信號(hào)長(zhǎng)度，此外線路中的信號(hào)傳輸過(guò)程也會(huì)產(chǎn)生相應(yīng)的延遲。而集中參數(shù)系統(tǒng)在高速數(shù)字電路技術(shù)中并不適合高速數(shù)字電路，而被普遍使用于低速數(shù)字電路設(shè)計(jì)（胡文濤，計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)點(diǎn)滴談，數(shù)字技術(shù)與應(yīng)用,2015年第12期235頁(yè)）。

2影響計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)的問(wèn)題分析

對(duì)電子設(shè)計(jì)領(lǐng)域來(lái)講，計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)的發(fā)展與研究是其重要突破，也對(duì)計(jì)算機(jī)電子技術(shù)的進(jìn)一步發(fā)展優(yōu)化有重要促進(jìn)作用。但是，在當(dāng)前階段的計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)發(fā)展過(guò)程中，仍舊存在很多影響嚴(yán)重的問(wèn)題，下面重點(diǎn)討論三個(gè)方面的問(wèn)題（黃一曦，計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)探討，山東工業(yè)技術(shù),2016年第12期154頁(yè)）。

2.1阻抗不匹配的問(wèn)題

信號(hào)傳輸線上抗阻是其關(guān)鍵因素，但是在當(dāng)前階段計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)使用過(guò)程中，時(shí)常出現(xiàn)信號(hào)傳輸位置上的抗阻部匹配的問(wèn)題，抗阻不匹配會(huì)導(dǎo)致反射噪聲的產(chǎn)生，反射噪聲會(huì)對(duì)信號(hào)的形成產(chǎn)生一定的破壞，導(dǎo)致信號(hào)的完整性受到嚴(yán)重影響。

2.2電源平面間電阻和電感的影響

從實(shí)際情況出發(fā)，根據(jù)當(dāng)前先進(jìn)的電子技術(shù)設(shè)計(jì)出來(lái)計(jì)算機(jī)高速電路設(shè)計(jì)技術(shù)，并且該技術(shù)在很多領(lǐng)域被充分使用。在當(dāng)前階段的計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)中，來(lái)自電源平面間電阻與電感的影響，會(huì)讓傳輸過(guò)程中產(chǎn)生大量電路輸出同時(shí)動(dòng)作的問(wèn)題，從而讓整個(gè)電路出現(xiàn)很大的瞬態(tài)電流，這一電流會(huì)對(duì)極端集高速數(shù)字電路地線和電源線上的電壓造成嚴(yán)重的影響，還可能會(huì)造成波動(dòng)的情況（王威，計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)及優(yōu)化策略，通訊世界,2016年第20期244-245頁(yè)）。

2.3信號(hào)線間距離的影響

在計(jì)算器高速數(shù)字電路設(shè)計(jì)技術(shù)中，信號(hào)線間距離的影響普遍存在。通常來(lái)講，信號(hào)線間的距離會(huì)跟著印刷版電路密集度的增大而產(chǎn)生相應(yīng)變化，該變化會(huì)越來(lái)越小，并且在這個(gè)變化過(guò)程中也會(huì)致使信號(hào)與信號(hào)間的電磁耦合逐漸變大。因此就不能再對(duì)其忽略處理，信號(hào)間還會(huì)產(chǎn)生串?dāng)_現(xiàn)象，而且該問(wèn)題還會(huì)隨著時(shí)間的變化而逐漸加重。以上幾個(gè)關(guān)鍵問(wèn)題如果不得到及時(shí)解決，則計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)無(wú)法在當(dāng)前多個(gè)領(lǐng)域中得到進(jìn)一步充分使用，嚴(yán)重阻礙我國(guó)電子科技行業(yè)的創(chuàng)新與發(fā)展（賈萍，探析計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)，智能城市,2016,年第10期44頁(yè)）。

3優(yōu)化計(jì)算機(jī)高速數(shù)字電路技術(shù)的有效措施

3.1優(yōu)化電路信號(hào)設(shè)計(jì)，確保電路信號(hào)的完整性

為全面提高計(jì)算機(jī)高速數(shù)字電視信號(hào)的完整性、準(zhǔn)確性與可靠性，在對(duì)整個(gè)計(jì)算機(jī)高速數(shù)字電路的布局時(shí)就要重視其合理性。就當(dāng)前的實(shí)際使用情況來(lái)看，計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)中，抗阻不匹配問(wèn)題一直無(wú)法得到有效的解決，這嚴(yán)重影響了電路信號(hào)的完整性，為了使得抗阻不匹配這一問(wèn)題得到有效解決，可以從以下幾個(gè)方面來(lái)研究解決：第一，仔細(xì)研究不同電路信號(hào)在傳輸過(guò)程中的具體情況，并對(duì)其中的干擾問(wèn)題和反射情況進(jìn)行具體研究；第二，傳輸過(guò)程中，對(duì)不同信號(hào)源傳輸時(shí)的電路信號(hào)產(chǎn)生的干擾情況做具體分析?？棺璨黄ヅ鋯?wèn)題會(huì)讓計(jì)算機(jī)高速數(shù)字電路運(yùn)行時(shí)的電路信號(hào)傳輸效果產(chǎn)生嚴(yán)重影響，不管抗阻值偏大還是偏小，其影響的程度都非常嚴(yán)重，會(huì)給電路信號(hào)得傳播產(chǎn)生一定的干擾，還會(huì)阻止電路正常合理運(yùn)行，使得計(jì)算機(jī)高速數(shù)字電路傳輸信號(hào)的完整性產(chǎn)生偏差。為了有效解決抗阻不匹配問(wèn)題，還需對(duì)計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)進(jìn)行深層次研究，并根據(jù)其設(shè)計(jì)理論找到高速數(shù)字電路設(shè)計(jì)中臨街阻抗與電路的匹配原因，從而優(yōu)化抗阻配置方式，讓其始終保持過(guò)阻抗?fàn)顟B(tài)，如此一來(lái)就能確保電路在運(yùn)行過(guò)程中，不會(huì)由于阻抗不匹配問(wèn)題而導(dǎo)致整個(gè)電路信號(hào)傳輸?shù)耐暾允艿絿?yán)重影響。該問(wèn)題的解決，使得系統(tǒng)的可靠性能有效提高（潘元忠，高速數(shù)字電路設(shè)計(jì)技術(shù)的應(yīng)用研究，數(shù)字技術(shù)與應(yīng)用,2017年第12期162-163和165頁(yè)）。

3.2優(yōu)化電路電源設(shè)計(jì)，減少電源系統(tǒng)阻抗

根據(jù)電路設(shè)計(jì)理論研究發(fā)現(xiàn)，若電路系統(tǒng)中不存在任何阻抗因素，那么電路設(shè)計(jì)的運(yùn)行狀態(tài)將會(huì)呈現(xiàn)理想模式，由于在整個(gè)信號(hào)回路中沒(méi)有任何抗阻的影響，也會(huì)使得整個(gè)運(yùn)行狀態(tài)的能量消耗大幅減少，而且系統(tǒng)內(nèi)的所有元件所流經(jīng)的電壓與電流都能維持恒定狀態(tài)。計(jì)算機(jī)高速數(shù)字電路的構(gòu)成元件當(dāng)中，電源是其構(gòu)成元件的重要組成部分。從上面的內(nèi)容可以得知，電源平面范圍內(nèi)存在電感和電阻，那么在運(yùn)行過(guò)程中，整個(gè)電腦的電源部分都會(huì)由于電壓的問(wèn)題而使得電源電壓出現(xiàn)波動(dòng)狀態(tài)，該情況會(huì)使得計(jì)算機(jī)高速數(shù)字電路的運(yùn)行可靠性嚴(yán)重下降，也會(huì)讓電源電壓的穩(wěn)定性出現(xiàn)問(wèn)題。所以，為了提高整個(gè)系統(tǒng)在運(yùn)行過(guò)程中的可靠性與穩(wěn)定性，在設(shè)計(jì)電路系統(tǒng)的過(guò)程時(shí)，就應(yīng)該將電源電阻和電感的因素考慮在內(nèi)，從一開(kāi)始就減少由于電源內(nèi)部的電感和電阻給整個(gè)系統(tǒng)運(yùn)行所帶來(lái)的不良影響，利用有效措施減少抗阻。從目前使用于計(jì)算機(jī)高速數(shù)字電路的電源材質(zhì)來(lái)看，多數(shù)使用的是銅質(zhì)材料，而根據(jù)計(jì)算機(jī)高速電路的具體情況來(lái)看，銅質(zhì)材料的電源無(wú)法滿足其具體需求（孫麗華，高速數(shù)字電路設(shè)計(jì)技術(shù)的應(yīng)用，電子技術(shù)與軟件工程,2018年第16期90頁(yè)）。所以才會(huì)導(dǎo)致整個(gè)運(yùn)行過(guò)程中系統(tǒng)的正常運(yùn)行無(wú)法得到保障，使得電路系統(tǒng)的穩(wěn)定性與可靠性受到嚴(yán)重影響。在考慮以上因素對(duì)系統(tǒng)的正常運(yùn)行影響程度后，可以考慮把電容技術(shù)使用的電路中，電容技術(shù)的加入會(huì)讓電源面電感和電阻對(duì)系統(tǒng)運(yùn)行的影響程度大幅降低，從而也會(huì)讓整個(gè)計(jì)算機(jī)高速數(shù)字電路系統(tǒng)的運(yùn)行安全性與完整性得到保障（楊瑞萍,孫海波，計(jì)算機(jī)高速數(shù)字電路設(shè)計(jì)技術(shù)探討，電子技術(shù)與軟件工程,2015年第5期137頁(yè)；楊濤,李成文,陳國(guó),范超，機(jī)載計(jì)算機(jī)高速數(shù)字電路系統(tǒng)的硬件抗干擾設(shè)計(jì)，大眾科技,2015年第6期1-4頁(yè)）。

結(jié)語(yǔ)：

篇10

【關(guān)鍵詞】全加器 ;Verilog HDL;多位設(shè)計(jì)

引言

隨著信息時(shí)代的來(lái)臨，“數(shù)字”二字正越來(lái)越多的出現(xiàn)在各個(gè)領(lǐng)域，數(shù)字電視、數(shù)字通信、數(shù)字電影、數(shù)字控制……數(shù)字化已成為當(dāng)今信息社會(huì)的技術(shù)基礎(chǔ)，電子技術(shù)發(fā)展的潮流。

數(shù)字電路已從早期的分立元件發(fā)展到集成電路，以及具有特定功能的專用集成電路，其設(shè)計(jì)的復(fù)雜度、集成度越來(lái)越大，而傳統(tǒng)的設(shè)計(jì)方式已無(wú)能為力。為解決這一問(wèn)題，基于硬件描述語(yǔ)言（HDL，Hardware Description Lan-guage）的全新設(shè)計(jì)方法應(yīng)運(yùn)而生。硬件描述語(yǔ)言是一種用形式化方法描述數(shù)字電路和系統(tǒng)的語(yǔ)言，形式上和普通計(jì)算機(jī)編程語(yǔ)言很相似。利用這種語(yǔ)言，數(shù)字電路系統(tǒng)的設(shè)計(jì)可以從上層到下層（從抽象到具體）逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來(lái)表示極其復(fù)雜的數(shù)字系統(tǒng)。

傳統(tǒng)的數(shù)字電路設(shè)計(jì)方法其設(shè)計(jì)步驟分為：設(shè)計(jì)原始狀態(tài)表、狀態(tài)化簡(jiǎn)、狀態(tài)編碼、根據(jù)狀態(tài)轉(zhuǎn)換表建立輸入和輸出方程，畫(huà)出邏輯電路并連接。這種方法需要一定的邏輯推導(dǎo)與化簡(jiǎn)，學(xué)習(xí)起來(lái)枯燥乏味，極易挫傷學(xué)習(xí)興趣。但是如果在學(xué)習(xí)過(guò)程中將硬件描述語(yǔ)言加入其中，自行編寫(xiě)程序，從仿真波形中觀察信號(hào)的邏輯變化，將被動(dòng)學(xué)習(xí)變?yōu)橹鲃?dòng)學(xué)習(xí)，將會(huì)更加容易理解和掌握數(shù)字邏輯電路。當(dāng)今最為流行的硬件描述語(yǔ)言以VHDL和Verilog HDL應(yīng)用最為廣泛。Verilog HDL以其易學(xué)自由的特點(diǎn)被美國(guó)80%以上的電子工程師使用，而國(guó)內(nèi)大多數(shù)公司和研究單位也在使用Verilog HDL語(yǔ)言。

Verilog HDL語(yǔ)言簡(jiǎn)單易學(xué)，比較適合底層邏輯電路的描述，只要有C語(yǔ)言編程基礎(chǔ)，即可在短時(shí)間掌握。而C語(yǔ)言是大多數(shù)理工類學(xué)生必修的編程語(yǔ)言之一。這里以Verilog HDL語(yǔ)言為基礎(chǔ)，介紹如何在數(shù)字電路中引入硬件描述語(yǔ)言學(xué)習(xí)全加器。

一、傳統(tǒng)方法設(shè)計(jì)全加器

全加器是用門電路實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)相加并求出和的組合電路，稱為一位全加器。一位全加器可以處理低位進(jìn)位，并輸出本位加法進(jìn)位。多個(gè)一位全加器進(jìn)行級(jí)聯(lián)可以得到多位全加器。它與半加器的區(qū)別在于需要考慮來(lái)自低位的進(jìn)位，因此其輸入端除了加數(shù)和被加數(shù)以外，還應(yīng)有一個(gè)進(jìn)位輸入端。根據(jù)二進(jìn)制加法運(yùn)算規(guī)則，用A和B代表加數(shù)，CI代表來(lái)自低位的進(jìn)位輸入，S代表相加的和，CO代表向高位的進(jìn)位，可列出一位全加器的真值表，如表1所示。

表1 全加器的真值表

輸入 輸出

CI A B S CO

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

根據(jù)真值表寫(xiě)出輸出端S和CO的邏輯表達(dá)式：

對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn)，可得如下表達(dá)式：

根據(jù)化簡(jiǎn)后的表達(dá)式畫(huà)出全加器的結(jié)構(gòu)圖，如圖1所示。

圖1 全加器的邏輯電路圖

雖然依照傳統(tǒng)的設(shè)計(jì)模式繪出了全加器的邏輯電路圖，但是無(wú)法展現(xiàn)它是否符合真值表，無(wú)法檢測(cè)設(shè)計(jì)的正確與否。引入硬件描述語(yǔ)言Verilog HDL，利用仿真驗(yàn)證，可以有效地直觀感受設(shè)計(jì)效果。

二、基于Verilog HDL的全加器設(shè)計(jì)

Verilog HDL語(yǔ)言以模塊集合的形式來(lái)描述數(shù)字電路系統(tǒng)，其基本設(shè)計(jì)單元是模塊（module），整個(gè)程序包括在關(guān)鍵字module、endmodule之內(nèi)，其模塊類似C語(yǔ)言中的函數(shù)，提供輸入、輸出端口，通過(guò)實(shí)例化來(lái)調(diào)用其他模塊，以及模塊間相互連接來(lái)實(shí)現(xiàn)設(shè)計(jì)功能。在硬件描述語(yǔ)言的建模中，主要有結(jié)構(gòu)化描述方式、數(shù)據(jù)流描述方式和行為描述方式，其中數(shù)據(jù)流描述方式與邏輯表達(dá)式很相識(shí)。這里以化簡(jiǎn)后的邏輯表達(dá)式對(duì)電路進(jìn)行描述。

module full_adder1（a，b，ci，s，co）;

//模塊定義行：module 模塊名（端口名表項(xiàng)）

input a，b;//端口類型說(shuō)明：說(shuō)明端口的輸入或輸出特性

input ci;//來(lái)自低位的進(jìn)位輸入端

output s;//加數(shù)之和的輸出

output co;//向高位的進(jìn)位輸出端

assign s=a^b^ci;//功能描述：對(duì)模塊的功能或結(jié)構(gòu)進(jìn)行具體描述

assign co=（a&B）|（ci&（a^b））; //向高位的進(jìn)位端描述

endmodule//結(jié)束行：標(biāo)志模塊結(jié)束

圖2 一位全加器模塊的仿真結(jié)果

在模塊描述完成之后，需要通過(guò)測(cè)試文件對(duì)模塊進(jìn)行仿真驗(yàn)證，以檢查設(shè)計(jì)是否達(dá)到要求。想要對(duì)模塊進(jìn)行仿真測(cè)試首先要規(guī)定時(shí)間單位，而且最好在測(cè)試文件中統(tǒng)一規(guī)定時(shí)間單位，比如，‘timescale 1ns/1ps表示仿真的單位時(shí)間為1ns，精度為1ps。測(cè)試模塊可以看做一個(gè)模塊或者設(shè)備，和你已經(jīng)編寫(xiě)的模塊進(jìn)行通信。通過(guò)測(cè)試模塊向待測(cè)模塊輸出信號(hào)作為激勵(lì)，同時(shí)接收從待測(cè)模塊輸出的信號(hào)來(lái)查看結(jié)果。一般在測(cè)試模塊中將測(cè)試模塊的輸入信號(hào)（input）定義為reg型，輸出信號(hào)（output）定義為wire型。處理完接口和聲明之后，需要自己設(shè)置一些激勵(lì)信號(hào)，激勵(lì)信號(hào)的內(nèi)容就是能輸入到待測(cè)模塊中的波形。對(duì)上述模塊編寫(xiě)測(cè)試程序，查看仿真結(jié)果，如圖2所示。從圖中可知，其仿真結(jié)果與真值表完全一致，說(shuō)明全加器的設(shè)計(jì)正確，達(dá)到設(shè)計(jì)要求。

通過(guò)真值表推導(dǎo)出邏輯表達(dá)式，再用數(shù)據(jù)流描述方式建模的方法是否可以再進(jìn)一步改進(jìn)，以符合我們傳統(tǒng)的數(shù)學(xué)表達(dá)方式呢？答案是肯定的。采用行為描述方式建模，將加數(shù)、被加數(shù)和低位的進(jìn)位以加法的形式表示，而和與高位的進(jìn)位用拼接運(yùn)算符（{ }）來(lái)表示。將上述程序的功能描述語(yǔ)句修改如下：

assign {s，co}=a+b+ci; //功能描述，帶進(jìn)位的加法運(yùn)算

再進(jìn)行一次驗(yàn)證仿真，結(jié)果一模一樣。說(shuō)明這種描述方式是正確的，而且更接近于數(shù)學(xué)表達(dá)，更容易掌握。

圖4 四位全加器數(shù)學(xué)表示圖

三、全加器的改進(jìn)與多位設(shè)計(jì)

一位的全加器解決了，那么多位的全加器怎么辦呢？也很簡(jiǎn)單。只需要增加加數(shù)與被加數(shù)的位寬即可。這里以四位全加器為例，將源程序進(jìn)行修改。

module full_adder2（a，b，ci，s，co）;

input [3： 0]a，b;//四位的加數(shù)與被加數(shù)，[3：0]代表位寬為4

input ci;

output [3：0]s;//和也是4位

output co;

assign {s，co}=a+b+ci;

//行為描述方式，即電路功能描述

endmodule

編寫(xiě)測(cè)試模塊程序，查看仿真結(jié)果，如圖3、圖4所示。從圖中很明顯的看到，無(wú)論從波形圖還是數(shù)學(xué)結(jié)構(gòu)上都可論證全加器的設(shè)計(jì)正確，符合數(shù)學(xué)學(xué)習(xí)的規(guī)律，可將其作為一個(gè)模塊電路運(yùn)用具體電路中，作為其他設(shè)計(jì)的一個(gè)功能電路。

四、結(jié)束語(yǔ)

從上述的全加器的學(xué)習(xí)分析中，可以發(fā)現(xiàn)在數(shù)字電路學(xué)習(xí)中引入硬件描述語(yǔ)言可以讓數(shù)字電路的學(xué)習(xí)更加直觀，更能了解電路的功能作用，更易掌握所學(xué)知識(shí)。此外，以Verilog HDL語(yǔ)言為學(xué)習(xí)EDA技術(shù)的切入點(diǎn)，有利于學(xué)習(xí)電子電路自動(dòng)化設(shè)計(jì)的思想，有助于掌握EDA技術(shù)這門代表電子設(shè)計(jì)技術(shù)最新發(fā)展的方向，為將來(lái)學(xué)習(xí)FPGA可編程器件打下良好的基礎(chǔ)。

參考文獻(xiàn)

[1]閻石.數(shù)字電子技術(shù)基礎(chǔ)（第四版）[M].高等教育出版社，1998（11）.