導語：如何才能寫好一篇電子封裝的技術(shù)，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公務員之家整理的十篇范文，供你借鑒。

篇1

隨著計算機技術(shù)的普及，到1975年世界上第一只晶體管的誕生，特別是近年來封裝技術(shù)的發(fā)展，微電子封裝技術(shù)在國民經(jīng)濟中的作用越來越突出，甚至，微電子封裝技術(shù)越來越成為衡量國民經(jīng)濟發(fā)展的一項重要指標，在這樣的時代背景之下，對于微電子封裝技術(shù)的研究變得尤為重要。

1微電子封裝技術(shù)的世紀回顧

微電子封裝技術(shù)有著悠久的歷史淵源，其起源、發(fā)展、革新都是伴隨著IC產(chǎn)業(yè)的發(fā)展而不斷變化的。可以說，有一種IC的出現(xiàn)，就會伴隨著一代微電子封裝技術(shù)的發(fā)展。最早的微電子封裝技術(shù)出現(xiàn)在60年代、70年代，這一時期是比較小規(guī)模的微電子封裝技術(shù)。隨后，在80時年代，出現(xiàn)了SMT，這一技術(shù)的發(fā)展極大的推動了計算機封裝技術(shù)的發(fā)展?；谖㈦娮臃庋b技術(shù)的不斷革新，經(jīng)過微電子技術(shù)行業(yè)專業(yè)人員歷時多年的研究，開發(fā)出了QFP、PQFP等，不但解決了較高I/OLSI的技術(shù)封裝問題，而且與其他的技術(shù)合作，使得QFP、PQFP成為微電子封裝的主導型技術(shù)。近年來，微電子封裝技術(shù)又有了新的發(fā)展，新的微電子封裝技術(shù)，不僅僅具有傳統(tǒng)裸芯片的全部優(yōu)良性能，而且這種新型的微電子封裝技術(shù)，突破了傳統(tǒng)的微電子封裝技術(shù)的阻礙，使得IC達到了“最終封裝”的境界，是微電子封裝領(lǐng)域的一大發(fā)展。

隨著科學技術(shù)的不斷發(fā)展，微電子封裝行業(yè)也在進行著前所未有的變革，為了增加微電子產(chǎn)品的功能，達到提高電子產(chǎn)品的性能和可靠性以及降低成本的需求，現(xiàn)正在各類先進封裝技術(shù)的基礎(chǔ)上，進一步向3D封裝技術(shù)發(fā)展，特別是近年來，微電子封裝領(lǐng)域的專家學者們，正在研究由原來的三層封裝模式向一層封裝的簡潔模式過渡。在不久的將來，隨著科學技術(shù)的進一步發(fā)展，微電子封裝技術(shù)還將繼續(xù)在新的領(lǐng)域并借助高科技的助力向更加多元與開闊的方向發(fā)展。

2IC的進展及對微電子封裝技術(shù)提出的新要求

隨著時代的進步和科學技術(shù)的發(fā)展，各行各業(yè)對于電子產(chǎn)品的技術(shù)要求更高，在目前的領(lǐng)域之中，無論是信息技術(shù)產(chǎn)業(yè)，還是汽車行業(yè)及交通運輸行業(yè)，以及關(guān)系到國家安全的軍事、航空航天行業(yè)，都對微電子封裝技術(shù)提出了更高水平的要求。特別是當下PC機以及通訊信息產(chǎn)業(yè)的高速發(fā)展，對于微電子封裝技術(shù)的要求越來越高。為了滿足這些關(guān)系國計民生的行業(yè)的要求，微電子封裝技術(shù)領(lǐng)域的革新變得刻不容緩。因此，基于以上的時代背景，美國半導體工業(yè)協(xié)會于1997年制定并且發(fā)表了幫奧體技術(shù)未來發(fā)展的宏偉藍圖，為我們探索半導體行業(yè)指明了方向，鋪墊了新的里程。

微電子封裝技術(shù)的發(fā)展是伴隨著IC技術(shù)的發(fā)展而不斷革新的，這就要求在微電子封裝領(lǐng)域的技術(shù)革新時要考慮芯片的問題，因為一塊芯片的質(zhì)量、體積、直接關(guān)乎微電子封裝技術(shù)的成敗。因此，對于芯片的特征尺寸問題要格外留心，努力增加芯片的晶體管數(shù)以及集成度，保證芯片的性能達到最優(yōu)化。在設計開發(fā)微電子封裝技術(shù)的時候，要將芯片的開發(fā)與微電子封裝技術(shù)的研究作為一個整體的有機系統(tǒng)去考量，只有這樣，我們才能在開發(fā)芯片的過程中充分考慮到微電子封裝技術(shù)，又能夠在研究微電子封裝技術(shù)的同時，對于芯片的要求提出更加準確細致的描述，從而能夠提升工作效率。同時，也要注重對于新的技術(shù)的應用，比如現(xiàn)在較為流行的3D技術(shù)，就可以應用于芯片的制作和微電子封裝技術(shù)的開發(fā)之中，從而能夠更加靈活的安排各個零件的功能單元，優(yōu)化連線布局，使得芯片的性能更加優(yōu)良，使得微電子封裝技術(shù)的發(fā)展邁上一個新的臺階。

3微電子封裝技術(shù)幾個值得注意的發(fā)展方向

回顧微電子封裝技術(shù)的發(fā)展，我們可以看到微電子封裝技術(shù)在歷史的潮流之中隨著時代的發(fā)展不斷革新，并對當下國民經(jīng)濟的發(fā)展產(chǎn)生了越來越重要的影響。在裸芯片以及FC正成為IC封裝產(chǎn)業(yè)的發(fā)展方向的當下情景之中，大力發(fā)展FC的工藝技術(shù)以及相關(guān)的材料，促進微電子封裝技術(shù)從二維向三維方向發(fā)展，是當下微電子封裝技術(shù)應該值得注意的發(fā)展方向。

3.1裸芯片及FC正成為IC封裝產(chǎn)業(yè)的發(fā)展方向

裸芯片以及FC在未來的十年內(nèi)將成為一個工業(yè)標準，微電子封裝技術(shù)在這種科技的助力之下，將從有封裝、少封裝向無封裝的方向發(fā)展。并且，在當下的科技環(huán)境之中，利用SMT技術(shù)，可以將裸芯片以及FC直接復制到多層基板上，這樣不但芯片的基板面積小，而且制作成本也很小，對于微電子封裝技術(shù)來說，在科技領(lǐng)域無疑是一大進步。但是，在目前的科技領(lǐng)域之中，裸芯片以及FC仍然有很多的缺陷，比如FC裸芯片在很大的程度上還沒有解決測試以及老化篩選等問題，在目前的科技方面，還難以解決一些技術(shù)上的疑難問題，還難以達到真正KGD芯片的標準。但是，隨著科學技術(shù)的發(fā)展，一些新的技術(shù)應運而生，比如CSP芯片，不僅僅具有封裝芯片的一切優(yōu)點，而且又具有FC裸芯片的所有長處，所以，CSP芯片可以較為全面的進行優(yōu)化與篩選，能夠成為真正意義上的KGD芯片。

3.2大力發(fā)展FC的工藝技術(shù)及相關(guān)材料

微電子封裝技術(shù)要想能夠在未來的科技發(fā)展領(lǐng)域之中占有一席之地，大力發(fā)展FC芯片的工藝技術(shù)變得刻不容緩。在當下的科技領(lǐng)域之中，F(xiàn)C的工藝技術(shù)主要包括了芯片凸點的形成技術(shù)以及FCB互聯(lián)焊接技術(shù)和芯片下的填充技術(shù)等等。芯片凸點技術(shù)主要是在原有芯片的基礎(chǔ)上形成的，形成這一芯片的技術(shù)需要重新在焊接區(qū)域內(nèi)進行布局，形成一個又一個的凸點。其中，形成凸點的方法主要有物理和化學兩種。物理方法包括電鍍法、模板焊接法以及熱力注射焊接法，而化學的凸點形成法相對來說就比較單一，在當下的微電子封裝領(lǐng)域的應用還不是那么廣泛。FC互聯(lián)焊接法也是在當下的微電子封裝領(lǐng)域應用比較廣泛的一種方法，具體的操作方法較為復雜，一般來說，是將Au通過打球而形成的釘頭凸點涂抹到基層金屬焊接區(qū)域之中，這種金屬焊接區(qū)域之中，往往會涂油導電膠狀物，我們再通過加熱的辦法對這些膠狀物進行凝固處理，從未能夠使得這些凸點和基板金屬焊接區(qū)域能夠粘貼緊密，形成牢固的連接。這種方法制作成本比較低廉，在熟悉了制作流程之中，制作的過程也比較簡單，因此，這一工藝在微電子封裝領(lǐng)域的應用較為廣泛。此外，芯片下填充技術(shù)作為微電子封裝產(chǎn)業(yè)的一大組成部分，在技術(shù)的研發(fā)層面也面臨著巨大的挑戰(zhàn)。

3.3微電子封裝從二維向三維立體封裝發(fā)展

3D技術(shù)的發(fā)展與普及，帶給了微電子封裝技術(shù)以極大的革新，在3D技術(shù)的助力之中，微電子封裝技術(shù)從二維空間向三維空間邁進，使得微電子封裝技術(shù)產(chǎn)品的密度更高、性能更加優(yōu)良，信號的傳輸更加方便快捷，可靠性更高，但是，微電子封裝技術(shù)從二維走向三維，卻使得微電子封裝技術(shù)的成本節(jié)省了不少。在當下的微電子封裝技術(shù)領(lǐng)域之中，實現(xiàn)3D微電子封裝的途徑大體上來說，主要有以下幾種類型：埋置型3D結(jié)構(gòu)、源基板型3D結(jié)構(gòu)，疊裝型3D結(jié)構(gòu)。這三種3D微電子封裝技術(shù)在當下的科技微電子封裝領(lǐng)域之中已經(jīng)開始廣泛應用并且作用于經(jīng)濟領(lǐng)域之中，相信，在不久的將來，3D微電子封裝技術(shù)將成為封裝領(lǐng)域的一大趨勢。

4結(jié)語

IC的發(fā)展促進了微電子封裝技術(shù)的不斷革新，同時，微電子封裝技術(shù)領(lǐng)域的創(chuàng)新性研究也作用于IC產(chǎn)業(yè)，促進了它的變革與發(fā)展。相信，在不久的將來，微電子封裝技術(shù)在新的技術(shù)的推動下，還會取得一系列的更加顯著的成績，但是如何將新型技術(shù)與微電子封裝技術(shù)實現(xiàn)完美融合，以及微電子封裝技術(shù)在應用的過程當中出現(xiàn)的問題如何解決，這一些都需要微電子封裝領(lǐng)域的專家和學者做出不懈的努力和艱苦卓絕的探索。

參考文獻

[1]張澤霖.RoHS2.0指令對微電子封裝材料的要求及對策[J].新材料產(chǎn)業(yè)，2016（11）.

[2]孫道恒，高俊川，杜江，江毅文，陶巍，王凌云.微電子封裝點膠技術(shù)的研究進展[J].中國機械工程，2011（20）.

篇2

【關(guān)鍵詞】密封型繼電器 封裝技術(shù) 自動化設備

隨著我國綜合國力的不斷提升，自動化技術(shù)也越來越被社會各界普遍重視，繼電器這種設備也逐漸在很多領(lǐng)域中得以運用，繼電器作為一種比較精密的自動控制元件，在其生產(chǎn)與制造過程中的要求非常高，而繼電器透氣孔的密封便是其生產(chǎn)過程中不可或缺的重要步驟。運用傳統(tǒng)方式進行繼電器封透氣孔的過程中，存在一些問題，在一定程度上影響繼電器的密封效果，因此，本文提出一種新的方法，用于密封型繼電器的透氣孔密封，以提升繼電器產(chǎn)品的可靠性。

1 自動控制元件的密封

繼電器作為一種相對比較精密的自動控制元件，它具有控制系統(tǒng)（又稱輸入回路）和被控制系統(tǒng)（又稱輸出回路），通常應用于自動控制電路中，它實際上是用較小的電流去控制較大電流的一種“自動開關(guān)”，因此，能夠在電路運行過程中起到自動調(diào)節(jié)、安全保護、轉(zhuǎn)換電路等作用。

在當前社會很多領(lǐng)域的自動化設備中都有使用，我國在工業(yè)、農(nóng)業(yè)、國防等諸多領(lǐng)域，都能夠見到繼電器的身影。而隨著科學技術(shù)的不斷發(fā)展與社會需求的日益變化，繼電器的生產(chǎn)與制造業(yè)面臨著很多挑戰(zhàn)。由于繼電器設備具有很高的精密性與復雜性，因此，在對其生產(chǎn)與制造的過程中，無論從生產(chǎn)材料方面看、從工藝技術(shù)方面看，還是從制造環(huán)境方面看，都有很高的要求。

一般情況下，為了提升繼電器在運行過程中的可靠性，延長設備的使用壽命，需要對繼電器進行密封處理，密封型繼電器也由此應運而生。在對普通民用繼電器進行密封處理的過程中，經(jīng)常運用的密封方法是膠封法，這種方法比較傳統(tǒng)，在具體操作過程中，也存在很多實際的操作問題。

現(xiàn)階段，在密封型繼電器生產(chǎn)與制造過程中，密封已經(jīng)成為必不可少的一個關(guān)鍵工序，在密封過程中，繼電器的外殼上需要留有透氣孔，用于溝通繼電器殼體的內(nèi)部空間與外部空間。透氣孔的作用是在完成繼電器生產(chǎn)與制造過程中的所有工序以后，還可以通過透氣孔，對繼電器內(nèi)部進行焙烘，一部分制造原材料中可能會含有有機蒸汽，也需要通過透氣孔排出，另外，向繼電器內(nèi)部填充惰性氣體，也需要通過透氣孔。在完成這些工序以后，還需要對透氣孔進行良好的密封，只有完成這項工序，才算真正意義上完成了繼電器設備的生產(chǎn)。因此，繼電器的透氣孔在其生產(chǎn)與制造過程中，所扮演的角色非常重要，對透氣孔的密封也是設備制造過程中的重要工序。

2 傳統(tǒng)繼電器的封裝方法

由上文可知，一般情況下，密封型繼電器會在外殼上留有透氣孔，在設備生產(chǎn)與制造過程中，需要對其內(nèi)部進行真空焙烘，焙烘時繼電器內(nèi)部的空氣會通過透氣孔排出。如果運用傳統(tǒng)的封透氣孔方法，需要在繼電器冷卻以后，運用UV膠來堵住透氣孔，在通過紫外燈，是其瞬間固化，從而隔絕繼電器外殼內(nèi)部與外部的空間。

2.1 傳統(tǒng)封透氣孔設備的結(jié)構(gòu)

傳統(tǒng)的封透氣孔設備的結(jié)構(gòu)主要由四個主要部分組成：

（1）取料與定位裝置，這一部分的主要作用是實現(xiàn)對繼電器的分離，并將其定位到操作臺上，從而便于點膠機的針孔，可以在運行過程中對繼電器透氣孔部位進行準確的密封。

（2）點膠裝置，這一部分的主要作用是通過針筒點膠機，對繼電器殼體上的透氣口進行點膠密封。

（3）傳送與紫外燈照射裝置，這一部分的主要作用是傳送未進行封透氣孔操作的繼電器和已經(jīng)完成封透氣孔操作的繼電器，對于已經(jīng)完成封透氣孔操作的繼電器，需要通過傳送裝置，第一時間傳送到紫外燈下，使膠體瞬間固化，以完成密封操作。

（4）機架部分。

2.2 傳統(tǒng)封裝方法的弊端

傳統(tǒng)的封透氣孔方法雖然在操作上相對方便，但在長期以來的運用過程中，也表現(xiàn)出了很多弊端，具體表現(xiàn)在以下三個方面：

（1）在封透氣孔的過程中，需要膠體快速固化，如若不然，便很容易在封透氣孔時發(fā)生炸氣事故，因此，需要UV膠與紫外燈的密切配合。但UV膠的成本相對較高，且在進行點膠時，容易出現(xiàn)點膠針頭的粘連，需要定期對點膠針頭進行清洗。

（2）想要UV膠固化，就必須借助紫外燈，但紫外燈的功率普遍相對較大，所耗費的電能較多，且相關(guān)的工作人員需要長期在紫外燈的照射下進行工作，可能會對工作人員的身體健康造成影響。

（3）UV膠的繼電器外殼的材質(zhì)有很大差異，固化之后的UV膠表面缺乏彈性，如果受到外力沖擊，就很容易脫膠，從而導致繼電器透氣孔密封不徹底。

3 繼電器封裝技術(shù)的方法

本文提出的密封型繼電器封透氣孔方法，克服了傳統(tǒng)繼電器封透氣孔技術(shù)中存在的一些列問題，提供一種密封型繼電器的透氣孔結(jié)構(gòu)及其封透氣孔方法，通過這種方法，讓密封型繼電器能夠在滿足國際標準對繼電器密封要求的同時，還具有結(jié)構(gòu)簡單、易于生產(chǎn)、節(jié)省材料成本、減少裝配工時、提高產(chǎn)品可靠性等優(yōu)勢，具有非常廣闊的發(fā)展前景。

3.1 改良后的方法

改良后的透氣孔結(jié)構(gòu)，主要是在殼體的外表面設有向內(nèi)凹入的沉陷部，在沉陷部中設有向外凸出的圓形凸柱，凸柱的高度尺寸與沉陷部的深度尺寸相一致，在凸柱的中間設有能夠使殼體內(nèi)外的空氣相通的透氣孔。

改良后的封透氣孔方法主要包括以下四個步驟：

（1）在繼電器殼體的外表面設置沉陷部，形狀為向內(nèi)凹入，并在其中設置凸柱，形狀為向外突出，需要注意的是，兩者的尺寸要相同，之后將透氣孔設置在凸柱的中心位置，使其能夠連接殼體內(nèi)部空間與外部空間。

（2）在進行封透氣孔工作的過程中，需要裝置一個聚光燈，位置在透氣孔上方，兩者之間還需要設置一個遮光板，其上設置一個透光孔，確保聚光燈能夠透過透光孔，照射在透氣孔上，但繼電器的其他部位不會受到聚光加熱。

（3）將聚光燈通過透光孔，對繼電器殼體的凸柱進行照射，讓凸柱部位融化。

（4）運用鉚接工裝，對凸柱的融化部位進行施壓，使透氣孔周邊的凸柱的塑料形成自身粘接，從而實現(xiàn)對透氣孔封閉。

該封透氣孔方法相當于在繼電器外殼表面設置一個凹陷的空間，在這個空間的中心位置，設置一個類似煙囪的透氣孔，下凹深度與“煙囪”高度相一致，是這一設計中需要注意的主要問題。當需要封透氣孔時，使用聚光燈融化“煙囪”上部的塑料材料，在這個過程中，確保繼電器殼體表面的其他材料不會受熱融化，之后通過鉚接工裝對融化部位進行施壓，最后利用殼體材料的自粘接性，實現(xiàn)對透氣孔的密封。

3.2 該方法的注意事項

在使用這一方法對密封型繼電器進行封透氣孔操作的過程中，需要注意以下幾方面問題：

（1）在設計透氣孔結(jié)構(gòu)時，一定要注意繼電器殼體表面的沉陷部高度，與其中心部位的凸柱高度相一致。

（2）在利用聚光燈融化繼電器殼體的凸柱部位時，遮光板上透光孔的大小一定要適當，如果過大，會造成繼電器殼體的其他部位受熱融化；如果過小，則可能照射不到透氣孔周圍的凸柱材料，或造成材料融化不均勻，無法完成密封操作。而其遮光板與繼電器的距離不宜過遠，以保證聚光燈光源能夠準確照射在透氣孔周圍的凸柱上。

（3）在運用鉚接工裝對凸柱融化部位施壓的過程中，其施壓時間與壓力大小一定要嚴格控制，從而確保對繼電器透氣孔的封閉質(zhì)量，保證繼電器殼體的外表美觀。

3.3 該方法的應用優(yōu)勢

與傳統(tǒng)封透氣孔方法相比，本文所提出的方法具有幾下幾方面優(yōu)勢：

（1）該方法不使用膠水對透氣孔進行密封，利用的是自身材料的融化與粘結(jié)，這便在很大程度上節(jié)省了材料成本，也不用在操作過程中定期清洗設備，降低了人工操作強度。

（2）不采用傳統(tǒng)的紫外燈，而運用聚光燈來加熱繼電器殼體表面的透氣孔，在運行過程中的功率相對較小，且加熱的范圍不大，節(jié)約了封透氣孔工作過程中的能源。

（3）這種方式無毒無害，不必擔心相關(guān)工作人員在長期工作過程中的身體健康。

（4）不利用其它材料對繼電器透氣孔進行粘結(jié)，完全利用殼體自身材料，因此不必擔心脫膠現(xiàn)象，粘接效果較好。

4 繼電器封裝技術(shù)的具體方法

圖1中所示的便是本文所提出的密封型繼電器透氣孔結(jié)構(gòu)，其中，1表示的是繼電器外殼；2表示的是凸柱；3表示的是透氣孔；4表示的是沉陷部。由圖1可以看出，繼電器殼體表面存在一個向內(nèi)的凹陷部位，在凹陷部位的中心位置，有一個向外的凸柱，凹陷深度與突出高度是相同的，也就是說，凸柱邊緣需要與繼電器殼體齊平，在凸柱的中間位置，設有透氣孔，用于連接繼電器殼體內(nèi)部與外部空間。

在實際封透氣孔的過程中，首先要保證透氣孔結(jié)構(gòu)與本文所述的透氣孔結(jié)構(gòu)相一致，之后準備本文所述封透氣孔方法的相關(guān)裝置與材料，包括聚光燈、遮光板、鉚接工裝等。將繼電器的透氣孔朝上，放置在聚光燈的正下方，之后在透氣孔上方的1-2mm的地方，放置遮光板（已經(jīng)預先打好透光孔，透光孔的直徑與繼電器殼體的凸柱直徑相一致，也可以略大），然后調(diào)整遮光板的位置，使透氣孔與透光孔相對應，確保聚光燈剛好照射在繼電器透氣孔的位置。這個過程中，需要確保繼電器殼體的其他部位不會受到聚光燈的照射，避免其他部位出現(xiàn)融化情況。

裝置運用功率為150W的聚光燈就可以實現(xiàn)操作，聚光燈的聚焦點一般為28-32mm之間，操作過程中，需要以聚光燈的實際聚焦點為基礎(chǔ)，有針對性的將繼電器放在其能夠照射到的最佳位置。

通過聚光燈，對繼電器殼體的凸柱部位進行照射，在照射過程中，要嚴格控制照射時間，一般情況下，不超過1s（白殼時間要加長些），不宜照射時間過長，只要繼電器殼體凸柱部位融化即可，否則封住的透氣孔不美觀，也容易因為融化材料過多而導致透氣孔位置材料的厚度不均衡，容易產(chǎn)生其他漏氣部位。

在繼電器殼體凸柱融化以后，盡快運用鉚接工裝，對融化部位施加向下的壓力，壓力的大小需要控制在39-50N之間，施壓時間需要控制在0.3-1.0s之間，其原因在于，這個壓力范圍與時間范圍可以很好的實現(xiàn)實現(xiàn)透氣孔周圍凸柱塑料運用自身的粘接性實現(xiàn)良好的粘結(jié)，并保持粘結(jié)完成之后的形狀美觀。

5 結(jié)論

綜上所述，本文主要從密封型繼電器透氣孔的概述入手，分析了傳統(tǒng)繼電器封透氣孔方法的機械結(jié)構(gòu)與使用過程中存在的弊端，重點介紹了一種新的密封型繼電器的透氣孔結(jié)構(gòu)及其封透氣孔方法，分析了其使用過程中的注意事項與優(yōu)勢，最后討論了方案的具體實施方式。該方法具有結(jié)構(gòu)簡單、易于生產(chǎn)、節(jié)省材料成本、減少裝配工時、提高產(chǎn)品可靠性等優(yōu)勢，有非常廣闊的發(fā)展前景。

參考文獻

[1]梁慧敏，由佳欣，葉雪榮等.基于三維磁場仿真分析的含永磁繼電器等效磁路模型的建立[J].電工技術(shù)學報，2011，01：46-50.

[2]徐樂，王淑娟，翟國富等.基于電磁拓撲和有限元理論的固體繼電器輻射敏感性分析[J].中國電機工程學報，2011，09：113-119.

[3]賀元康，趙鑫，樊江濤等.變壓器相間短路后備保護中負序阻抗繼電器應用探討[J].電力系統(tǒng)自動化，2011，15：84-87.

[4]崔柳，董新洲.具有抗過渡電阻能力的多相補償距離繼電器[J].中國電機工程學報，2014，19：3220-3225.

[5]翟國富，王其亞，程賢科等.電磁繼電器動態(tài)特性快速算法及其在優(yōu)化中的應用[J].中國電機工程學報，2010，12：106-110.

[6]柳煥章，李銀紅.大電流接地系統(tǒng)線路高阻接地距離繼電器[J].中國電機工程學報，2010，34：93-98.

[7]董新洲，施慎行，DOMINIK Bak等.多相補償距離繼電器在振蕩且伴隨單相接地故障下的動作性能分析[J].中國電機工程學報，2013，34：214-222+31.

[8]孫東旺，賀鵬舉，李玲玲等.基于超程時間回歸模型的繼電器壽命預測方法[J].電工技術(shù)學報，2013，S2：414-417+423.

[9]朱先啟，徐振棟，劉連光等.適應直流偏磁抑制裝置接入的零序電抗繼電器動作特性分析[J].電網(wǎng)技術(shù)，2013，10：2926-2931.

[10]董新洲，施慎行，Dominik BAK等.極化電流行波方向繼電器在帶并聯(lián)電抗器輸電線上的特性[J].電力系統(tǒng)自動化，2013，21：169-175.

篇3

[關(guān)鍵詞]芯片封裝技術(shù)技術(shù)特點

我們經(jīng)常聽說某某芯片采用什么什么的封裝方式，在我們的電腦中，存在著各種各樣不同處理芯片，那么，它們又是采用何種封裝形式呢?并且這些封裝形式又有什么樣的技術(shù)特點以及優(yōu)越性呢?在本文中，作者將為你介紹幾個芯片封裝形式的特點和優(yōu)點。

一、DIP雙列直插式封裝

DIP是指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式，其引腳數(shù)一般不超過100個。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進行焊接。DIP封裝的芯片在從芯片插座上插拔時應特別小心，以免損壞引腳。

DIP封裝具有以下特點：(1)適合在PCB(印刷電路板)上穿孔焊接，操作方便。(2)芯片面積與封裝面積之間的比值較大，故體積也較大。Intel系列CPU中8088就采用這種封裝形式，緩存和早期的內(nèi)存芯片也是這種封裝形式。

二、QFP塑料方型扁平式封裝和PFP塑料扁平組件式封裝

QFP封裝的芯片引腳之間距離很小，管腳很細，一般大規(guī)?；虺笮图呻娐范疾捎眠@種封裝形式，其引腳數(shù)一般在100個以上。用這種形式封裝的芯片必須采用SMD將芯片與主板焊接起來。采用SMD安裝的芯片不必在主板上打孔，一般在主板表面上有設計好的相應管腳的焊點。將芯片各腳對準相應的焊點，即可實現(xiàn)與主板的焊接。用這種方法焊上去的芯片，如果不用專用工具是很難拆卸下來的。PFP方式封裝的芯片與QFP方式基本相同。唯一的區(qū)別是QFP一般為正方形，而PFP既可以是正方形，也可以是長方形。

QFP/PFP封裝具有以下特點：(1)適用于SMD表面安裝技術(shù)在PCB電路板上安裝布線。(2)適合高頻使用。(3)操作方便，可靠性高。(4)芯片面積與封裝面積之間的比值較小。Intel系列CPU中80286、80386和某些486主板采用這種封裝形式。

三、PGA插針網(wǎng)格陣列封裝

PGA芯片封裝形式在芯片的內(nèi)外有多個方陣形的插針，每個方陣形插針沿芯片的四周間隔一定距離排列。根據(jù)引腳數(shù)目的多少，可以圍成2~5圈。安裝時，將芯片插入專門的PGA插座。為使CPU能夠更方便地安裝和拆卸，從486芯片開始，出現(xiàn)一種名為ZIF的CPU插座，專門用來滿足PGA封裝的CPU在安裝和拆卸上的要求。

ZIF是指零插拔力的插座。把這種插座上的扳手輕輕抬起，CPU就可很容易、輕松地插入插座中。然后將扳手壓回原處，利用插座本身的特殊結(jié)構(gòu)生成的擠壓力，將CPU的引腳與插座牢牢地接觸，絕對不存在接觸不良的問題。而拆卸CPU芯片只需將插座的扳手輕輕抬起，則壓力解除，CPU芯片即可輕松取出。PGA封裝具有以下特點：(1)插拔操作更方便，可靠性高。(2)可適應更高的頻率。Intel系列CPU中，80486和Pentium、PentiumPro均采用這種封裝形式。

四、BGA球柵陣列封裝

隨著集成電路技術(shù)的發(fā)展，對集成電路的封裝要求更加嚴格。這是因為封裝技術(shù)關(guān)系到產(chǎn)品的功能性，當IC的頻率超過100MHz時，傳統(tǒng)封裝方式可能會產(chǎn)生所謂的“CrossTalk”現(xiàn)象，而且當IC的管腳數(shù)大于208Pin時，傳統(tǒng)的封裝方式有其困難度。因此，除使用QFP封裝方式外，現(xiàn)今大多數(shù)的高腳數(shù)芯片(如圖形芯片與芯片組等)皆轉(zhuǎn)而使用BGA封裝技術(shù)。BGA一出現(xiàn)便成為CPU、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。BGA封裝技術(shù)又可詳分為五大類：(1)PBGA基板：一般為2~4層有機材料構(gòu)成的多層板。Intel系列CPU中，PentiumII、III、IV處理器均采用這種封裝形式。(2)CBGA基板：即陶瓷基板，芯片與基板間的電氣連接通常采用倒裝芯片的安裝方式。Intel系列CPU中，PentiumI、II、PentiumPro處理器均采用過這種封裝形式。(3)FCBGA基板：硬質(zhì)多層基板。(4)TBGA基板：基板為帶狀軟質(zhì)的1~2層PCB電路板。(5)CDPBGA基板：指封裝中央有方型低陷的芯片區(qū)。

BGA封裝具有以下特點：(1)I/O引腳數(shù)雖然增多，但引腳之間的距離遠大于QFP封裝方式，提高了成品率。(2)雖然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，從而可以改善電熱性能。(3)信號傳輸延遲小，適應頻率大大提高。(4)組裝可用共面焊接，可靠性大大提高。

BGA封裝方式經(jīng)過十多年的發(fā)展已經(jīng)進入實用化階段。1987年，日本西鐵城公司開始著手研制塑封球柵面陣列封裝的芯片。而后，摩托羅拉、康柏等公司也隨即加入到開發(fā)BGA的行列。1993年，摩托羅拉率先將BGA應用于移動電話。同年，康柏公司也在工作站、PC電腦上加以應用。直到五六年前，Intel公司在電腦CPU中(即奔騰II、奔騰III、奔騰IV等)，以及芯片組中開始使用BGA，這對BGA應用領(lǐng)域擴展發(fā)揮了推波助瀾的作用。目前，BGA已成為極其熱門的IC封裝技術(shù)，其全球市場規(guī)模在2000年為12億塊，預計2005年市場需求將比2000年有70%以上幅度的增長。

五、CSP芯片尺寸封裝

隨著全球電子產(chǎn)品個性化、輕巧化的需求蔚為風潮，封裝技術(shù)已進步到CSP。它減小了芯片封裝外形的尺寸，做到裸芯片尺寸有多大，封裝尺寸就有多大。即封裝后的IC尺寸邊長不大于芯片的1.2倍，IC面積只比晶粒大不超過1.4倍。

CSP封裝又可分為四類：(1)傳統(tǒng)導線架形式，代表廠商有富士通、日立、Rohm、高士達等等。(2)硬質(zhì)內(nèi)插板型，代表廠商有摩托羅拉、索尼、東芝、松下等等。(3)軟質(zhì)內(nèi)插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表廠商包括通用電氣(GE)和NEC。(4)晶圓尺寸封裝：有別于傳統(tǒng)的單一芯片封裝方式，WLCSP是將整片晶圓切割為一顆顆的單一芯片，它號稱是封裝技術(shù)的未來主流，已投入研發(fā)的廠商包括FCT、Aptos、卡西歐、EPIC、富士通、三菱電子等。

CSP封裝具有以下特點：(1)滿足了芯片I/O引腳不斷增加的需要。(2)芯片面積與封裝面積之間的比值很小。(3)極大地縮短延遲時間。CSP封裝適用于腳數(shù)少的IC，如內(nèi)存條和便攜電子產(chǎn)品。未來則將大量應用在信息家電、數(shù)字電視、電子書、無線網(wǎng)絡WLAN/GigabitEthemet、ADSL/手機芯片、藍芽等新興產(chǎn)品中。

六、MCM多芯片模塊

篇4

一、DIP雙列直插式封裝

DIP是指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式，其引腳數(shù)一般不超過100個。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進行焊接。DIP封裝的芯片在從芯片插座上插拔時應特別小心，以免損壞引腳。

DIP封裝具有以下特點：(1)適合在PCB(印刷電路板)上穿孔焊接，操作方便。(2)芯片面積與封裝面積之間的比值較大，故體積也較大。Intel系列CPU中8088就采用這種封裝形式，緩存和早期的內(nèi)存芯片也是這種封裝形式。

二、QFP塑料方型扁平式封裝和PFP塑料扁平組件式封裝

QFP封裝的芯片引腳之間距離很小，管腳很細，一般大規(guī)?；虺笮图呻娐范疾捎眠@種封裝形式，其引腳數(shù)一般在100個以上。用這種形式封裝的芯片必須采用SMD將芯片與主板焊接起來。采用SMD安裝的芯片不必在主板上打孔，一般在主板表面上有設計好的相應管腳的焊點。將芯片各腳對準相應的焊點，即可實現(xiàn)與主板的焊接。用這種方法焊上去的芯片，如果不用專用工具是很難拆卸下來的。PFP方式封裝的芯片與QFP方式基本相同。唯一的區(qū)別是QFP一般為正方形，而PFP既可以是正方形，也可以是長方形。

QFP/PFP封裝具有以下特點：(1)適用于SMD表面安裝技術(shù)在PCB電路板上安裝布線。(2)適合高頻使用。(3)操作方便，可靠性高。(4)芯片面積與封裝面積之間的比值較小。Intel系列CPU中80286、80386和某些486主板采用這種封裝形式。

三、PGA插針網(wǎng)格陣列封裝

PGA芯片封裝形式在芯片的內(nèi)外有多個方陣形的插針，每個方陣形插針沿芯片的四周間隔一定距離排列。根據(jù)引腳數(shù)目的多少，可以圍成2~5圈。安裝時，將芯片插入專門的PGA插座。為使CPU能夠更方便地安裝和拆卸，從486芯片開始，出現(xiàn)一種名為ZIF的CPU插座，專門用來滿足PGA封裝的CPU在安裝和拆卸上的要求。

ZIF是指零插拔力的插座。把這種插座上的扳手輕輕抬起，CPU就可很容易、輕松地插入插座中。然后將扳手壓回原處，利用插座本身的特殊結(jié)構(gòu)生成的擠壓力，將CPU的引腳與插座牢牢地接觸，絕對不存在接觸不良的問題。而拆卸CPU芯片只需將插座的扳手輕輕抬起，則壓力解除，CPU芯片即可輕松取出。PGA封裝具有以下特點：(1)插拔操作更方便，可靠性高。(2)可適應更高的頻率。Intel系列CPU中，80486和Pentium、PentiumPro均采用這種封裝形式。

四、BGA球柵陣列封裝

隨著集成電路技術(shù)的發(fā)展，對集成電路的封裝要求更加嚴格。這是因為封裝技術(shù)關(guān)系到產(chǎn)品的功能性，當IC的頻率超過100MHz時，傳統(tǒng)封裝方式可能會產(chǎn)生所謂的“CrossTalk”現(xiàn)象，而且當IC的管腳數(shù)大于208Pin時，傳統(tǒng)的封裝方式有其困難度。因此，除使用QFP封裝方式外，現(xiàn)今大多數(shù)的高腳數(shù)芯片(如圖形芯片與芯片組等)皆轉(zhuǎn)而使用BGA封裝技術(shù)。BGA一出現(xiàn)便成為CPU、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。

BGA封裝技術(shù)又可詳分為五大類：(1)PBGA基板：一般為2~4層有機材料構(gòu)成的多層板。Intel系列CPU中，PentiumII、III、IV處理器均采用這種封裝形式。(2)CBGA基板：即陶瓷基板，芯片與基板間的電氣連接通常采用倒裝芯片的安裝方式。

Intel系列CPU中，PentiumI、II、PentiumPro處理器均采用過這種封裝形式。(3)FCBGA基板：硬質(zhì)多層基板。(4)TBGA基板：基板為帶狀軟質(zhì)的1~2層PCB電路板。(5)CDPBGA基板：指封裝中央有方型低陷的芯片區(qū)。

BGA封裝具有以下特點：(1)I/O引腳數(shù)雖然增多，但引腳之間的距離遠大于QFP封裝方式，提高了成品率。(2)雖然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，從而可以改善電熱性能。(3)信號傳輸延遲小，適應頻率大大提高。(4)組裝可用共面焊接，可靠性大大提高。

BGA封裝方式經(jīng)過十多年的發(fā)展已經(jīng)進入實用化階段。1987年，日本西鐵城公司開始著手研制塑封球柵面陣列封裝的芯片。而后，摩托羅拉、康柏等公司也隨即加入到開發(fā)BGA的行列。1993年，摩托羅拉率先將BGA應用于移動電話。同年，康柏公司也在工作站、PC電腦上加以應用。直到五六年前，Intel公司在電腦CPU中(即奔騰II、奔騰III、奔騰IV等)，以及芯片組中開始使用BGA，這對BGA應用領(lǐng)域擴展發(fā)揮了推波助瀾的作用。目前，BGA已成為極其熱門的IC封裝技術(shù)，其全球市場規(guī)模在2000年為12億塊，預計2005年市場需求將比2000年有70%以上幅度的增長。

五、CSP芯片尺寸封裝

隨著全球電子產(chǎn)品個性化、輕巧化的需求蔚為風潮，封裝技術(shù)已進步到CSP。它減小了芯片封裝外形的尺寸，做到裸芯片尺寸有多大，封裝尺寸就有多大。即封裝后的IC尺寸邊長不大于芯片的1.2倍，IC面積只比晶粒大不超過1.4倍。

CSP封裝又可分為四類：(1)傳統(tǒng)導線架形式，代表廠商有富士通、日立、Rohm、高士達等等。(2)硬質(zhì)內(nèi)插板型，代表廠商有摩托羅拉、索尼、東芝、松下等等。(3)軟質(zhì)內(nèi)插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表廠商包括通用電氣(GE)和NEC。(4)晶圓尺寸封裝：有別于傳統(tǒng)的單一芯片封裝方式，WLCSP是將整片晶圓切割為一顆顆的單一芯片，它號稱是封裝技術(shù)的未來主流，已投入研發(fā)的廠商包括FCT、Aptos、卡西歐、EPIC、富士通、三菱電子等。

CSP封裝具有以下特點：(1)滿足了芯片I/O引腳不斷增加的需要。(2)芯片面積與封裝面積之間的比值很小。(3)極大地縮短延遲時間。CSP封裝適用于腳數(shù)少的IC，如內(nèi)存條和便攜電子產(chǎn)品。未來則將大量應用在信息家電、數(shù)字電視、電子書、無線網(wǎng)絡WLAN/GigabitEthemet、ADSL/手機芯片、藍芽等新興產(chǎn)品中。

篇5

 

微電子封裝主要是將數(shù)十萬乃至數(shù)百萬個半導體元件(即集成電路芯片)組裝成一個緊湊的封裝體，并由外界提供電源，且與外界進行信息交流。微電子封裝所包含的范圍應包括單芯片封裝(SCP)設計和制造，多芯片封裝(MCM)設計和制造，芯片后封裝工藝，各種封裝基板設計和制造，芯片互連與組裝，封裝總體電性能、力學性能、熱性能和可靠性設計、封裝材料等多項內(nèi)容。微電子封裝不但直接影響著集成電路本身的電性能、力學性能、光性能和熱性能，影響其可靠性和成本，還在很大程度上決定著電子整機系統(tǒng)的小型化、多功能化、可靠性和成本，微電子封裝越來越受到人們的重視。目前，表面貼裝技術(shù)(SMT)是微電子連接技術(shù)發(fā)展的主流，而表面貼裝器件、設備及生產(chǎn)工藝技術(shù)是SMT的三大要素。因而在微電子封裝技術(shù)發(fā)展過程中，微電子連接技術(shù)也隨之發(fā)展，自動化程度越來越高，加工過程也越來越精細。

 

2微電子封裝的發(fā)展歷程及其連接技術(shù)的應用

 

2.1發(fā)展歷程

 

回顧集成電路封裝的歷史，其發(fā)展主要劃分為3個階段：

 

第一階段，在20世紀70年代之前，以插裝型封裝為主。包括最初的金屬圓形(TO型)封裝、后來的陶瓷雙列直插封裝(CDIP)、陶瓷一玻璃雙列直插封裝(CerDIP)和塑料雙列直插封裝(PDIP)。尤其是PDIP，由于性能優(yōu)良、成本低廉又能批量生產(chǎn)而成為主流產(chǎn)品。插裝型器件分別通過波峰焊接和機械接觸實現(xiàn)器件的機械和電學連接。由于需要較高的對準精度，因而組裝效率較低，器件的封裝密度也較低，不能滿足高效自動化生產(chǎn)的需求。

 

第二階段，在20世紀80年代以后，以表面安裝類型的四邊引線封裝為主的表面安裝技術(shù)迅速發(fā)展。它改變了傳統(tǒng)的插裝形式，器件通過再流技術(shù)進行焊接，由于再流焊接過程中焊錫熔化時的表面張力產(chǎn)生自對準效應，降低了對貼片精度的要求，同時再流焊接代替了波峰焊，也提高了組裝良品率。此階段的封裝類型如塑料有引線片式裁體(PLCC)、塑料四邊引線扁平封裝(PQFP)、塑料小外形封裝(PSOP)以及無引線四邊扁平封裝等。由于采用了四面引腳，引線短，引線細，間距小，因此，在很大程度上提高了封裝和組裝的密度，封裝體的電性能也大大提高，體積減小、質(zhì)量減輕、厚度減小，滿足了自動化生產(chǎn)的需求。表面安裝技術(shù)被稱為電子封裝技術(shù)的一大突破。

 

第三階段，在20世紀90年代中前期，集成電路發(fā)展到了超大規(guī)模階段，要求集成電路封裝向更高密度和更高速度發(fā)展，因此集成電路封裝從四邊引線型向平面陣列型發(fā)展，發(fā)明了球柵陣列封裝(BGA)，堪稱封裝技術(shù)領(lǐng)域的第二次重大突破，并很快成為主流產(chǎn)品。到了90年代后期，電子封裝進入超高速發(fā)展時期，新的封裝形式不斷涌現(xiàn)并獲得應用，相繼又開發(fā)出了各種封裝體積更小的芯片尺寸封裝。也就是在同一時期，多芯片組件(MCM)蓬勃發(fā)展起來。MCM將多個集成電路芯片和其他片式元器件組裝在一塊高密度多層互連基板上，然后封裝在外殼內(nèi)，是電路組件功能實現(xiàn)系統(tǒng)級的基礎(chǔ)。可見，由于封裝技術(shù)的發(fā)展越來越趨向于小型化、低功耗、高密度方向發(fā)展，目前典型的就是BGA技術(shù)和CSP技術(shù)。

 

2.2球柵陣列封裝

 

20世紀90年代，隨著集成技術(shù)的進步、設備的改進和深亞微米技術(shù)的使用，硅單芯片集成度不斷提高，對集成電路封裝要求更加嚴格，I/O引腳數(shù)急劇增加，功耗也隨之增大。為滿足發(fā)展的需要，在原有封裝品種基礎(chǔ)上，又增添了新的品種一一球柵陣列封裝，簡稱BGA。其采用小的焊球作為元件和基板之間的引線連接。這種BGA突出的優(yōu)點包括[3]:①電性能更好：BGA用焊球代替引線，引出路徑短，減少了引腳寄生效應;②封裝密度更高：由于焊球是整個平面排列，因此對于同樣面積，引腳數(shù)更高。③BGA的節(jié)距與現(xiàn)有的表面安裝工藝和設備完全相容，安裝更可靠;④由于奸料熔化時的表面張力具有‘自對準”效應，避免了傳統(tǒng)封裝引線變形的損失，大大提高了組裝成品率;⑤BGA引腳牢固;⑥焊球引出形式同樣適用2.3芯片尺寸封裝

 

1994年9月，日本三菱電氣公司研宄出一種芯片面積/封裝面積=1:1.1的封裝結(jié)構(gòu)，其封裝外形尺寸只比裸芯片大一點點。也就是說，單個IC芯片有多大，封裝尺寸就有多大，從而誕生了一種新的封裝形式，命名為芯片尺寸封裝，簡稱CSP。CSP是整機小型化、便攜化的結(jié)果。它定義為封裝后尺寸不超過原芯片的1.2倍或封裝后面積不超過裸片面積的1.5倍。倒裝焊和引線鍵合技術(shù)都可以用來對CSP封裝器件進行引線。它具有更突出的優(yōu)點：①近似芯片尺寸的超小型封裝;②保護裸芯片;③便于焊接、安裝和修整更換;④便于測試和老化;⑤電、熱性能優(yōu)良。

 

3微電子焊接及微連接技術(shù)3.1微電子焊接研宄的重要性

 

在微電子元器件制造和電子設備組裝中，焊接(或稱連接)技術(shù)是決定產(chǎn)品最終質(zhì)量的關(guān)鍵一環(huán)。在一個大規(guī)模集成電路中，少則有幾十個焊點，多則達到幾百個焊點，而在巨型計算機的印刷線路板上焊點數(shù)目達到上萬。這些焊點中只要有一個焊點失效就有可能導致整個元器件或整機停止工作。有統(tǒng)計數(shù)字表明[4]，在電子元器件或電子整機的所有故障原因中，60%以上為焊點失效所造成的?？梢姾附?連接)技術(shù)是電子工業(yè)生產(chǎn)技術(shù)中較為薄弱的環(huán)節(jié)。

 

3.2芯片焊接技術(shù)

 

3.2.1引線鍵合技術(shù)

 

引線鍵合(WB)技術(shù)是將芯片I/O焊盤和對應的封裝體上的焊盤用細金屬絲一一連接起來，一次連接一根。引線鍵合時，采用超聲波焊將一根細引線——一般是直徑25m的金屬絲的兩端分別鍵合到IC鍵合區(qū)和對應的封裝或基板鍵合區(qū)上[5]。這種點到點工藝的一大優(yōu)點是具有很強的靈活性。該技術(shù)通常采用熱壓、熱超聲和超聲方法進行。熱壓鍵合和熱超聲鍵合都是先用高壓電火花使金屬絲端部形成球形，然后在IC芯片上球焊，再在管殼基板上楔焊，故又稱球楔鍵合。其原理是：對金屬絲和壓焊點同時加熱加超聲波，接觸面便產(chǎn)生塑性變形，并破壞了界面的氧化膜，使其活性化，通過接觸面兩金屬之間的相互擴散而完成連接。球焊條件一般為：毛細管鍵合力小于0.98N，溫度150300°C，毛細管和引線上施加的超聲波頻率在60420kHz。球楔鍵合在IC封裝中是應用最廣泛的鍵合方法。

 

超聲鍵合是利用超聲波的能量，使金屬絲與鋁電極在常溫下直接鍵合。由于鍵合工具頭呈楔形，故又稱楔壓焊。其原理是：當劈刀加超聲功率時，劈刀產(chǎn)生機械運動，在負載的作用下，超聲波能量被金屬絲吸收，使金屬絲發(fā)生流變，并破壞工件表面氧化層，暴露出潔凈的表面，在壓力作用下絲。在高密度封裝中，焊盤的中心間距縮小，當中心間距小于120um時，球焊難以實現(xiàn)，需要采用超聲波楔焊。目前，!25um金屬絲、!90um焊盤中心間距的超聲波楔焊機已成功地進入應用領(lǐng)域。

 

3.2.2載帶自動鍵合技術(shù)

 

載帶自動焊(TAB)是一種將IC安裝和互連到柔性金屬化聚合物載帶上的IC組裝技術(shù)。載帶內(nèi)引線鍵合到IC上，外引線鍵合到常規(guī)封裝或PWB上，整個過程均自動完成。為適應超窄引線間距、多引腳和薄外形封裝要求，載帶自動鍵合(TAB)技術(shù)應用越來越普遍。雖然載帶價格較貴，但引線間距最小可達到150um，而且TAB技術(shù)比較成熟，自動化程度相對較高，是一種高生產(chǎn)效率的內(nèi)引線鍵合技術(shù)。

 

3.2.3倒裝芯片鍵合技術(shù)

 

倒裝芯片鍵合技術(shù)是目前半導體封裝的主流技術(shù)，是將芯片的有源區(qū)面對基板鍵合。在芯片和基板上分別制備了焊盤，然后面對面鍵合，鍵合材料可以是金屬引線或載帶，也可以是合金奸料或有機導電聚合物制作的凸焊點。倒裝芯片鍵合引線短，焊凸點直接與印刷線路板或其它基板焊接，引線電感小，信號間竄擾小，信號傳輸延時短，電性能好，是互連中延時最短、寄生效應最小的一種互連方法。

 

倒裝芯片技術(shù)一般有2個較為關(guān)鍵的工藝。一是芯片的凸焊點的制作，另一個是凸焊點UBM的制作。凸焊點的制作方法有多種，較為常用的有：電鍍法、模板印刷法、蒸發(fā)法、化學鍍法和釘頭法。其中化學鍍法的成本最低，蒸發(fā)法成本最高。但是，化學鍍法制作的凸焊點存在一個很大的問題：鍍層的均勻性比較差。特別是對于Au凸焊點，化學鍍鍍層均勻性有可能不能滿足凸焊點高度容差的要求。而釘頭法制作Au凸焊點時，凸焊點下不需要有一多層金屬薄膜——焊點下金屬，即UBM，因而可以大大降低成本，但是，由于釘頭法是逐個制作凸點，而且凸點尺寸較大，它僅適用于較少I/O端數(shù)的IC的封裝(目前只占市場的0.3%)。因此，目前凸焊點的大批量制作普遍采用電鍍法，占70%以上，其次是蒸發(fā)法和模板印刷法，除了部分釘頭法和化學鍍法制作的凸焊點外，凸焊點下都需要有UBM。UBM處于凸焊點與鋁壓焊塊之間，主要起粘附和擴散阻擋的作用。它通常由粘附層、擴散阻擋層和漫潤層等多層金屬膜組成。UBM的制作是凸焊點制作的一個關(guān)鍵工藝，其質(zhì)量的好壞將直接影響到凸焊點質(zhì)量、倒裝焊接的成功率和封裝后凸焊點的可靠性。UBM通常采用電子束蒸發(fā)或濺射工藝，布滿整個圓片。需要制作厚金屬膜時，則采用電鍍或化學鍍工藝。

 

3.3微電子封裝與組裝中的焊接技術(shù)

 

微電子焊接一般用錫基奸料的奸焊技術(shù)，錫奸焊方法有多種，但適合自動化、大批量生產(chǎn)的主要是波峰焊和再流焊技術(shù)。

 

3.3.1波峰焊

 

波峰焊是通孔插裝最常用的焊接方法[6]。組裝板一般被放在一夾具上，該夾具夾著組裝板通過波峰焊接機，要經(jīng)歷助焊劑的供給、預熱區(qū)域、焊峰焊接以及與助焊劑類型有關(guān)的清洗工藝。在進行波峰焊接時，板的底部剛好碰到奸料，所有元件的引腳同時被焊接。波峰焊有時采用氮氣等惰性氣體來提高奸料的潤濕性能。奸料和板的整個底面接觸，但只是沒有阻焊劑的板上金屬表面才被奸料潤濕。

 

波峰焊技術(shù)適合于插裝型電子線路的規(guī)?；a(chǎn)，在當前的電子工業(yè)中仍具有重要地位，但隨著IC電路高密度、小型化的發(fā)展，體積更小的表面貼裝型電路占的比例越來越大。在焊接形狀變化多樣、管腳間距極小的元件時，波峰焊技術(shù)有一定局限性。與此相應的再流焊技術(shù)越來越顯示出其重要性。目前波峰焊技術(shù)的主要發(fā)展方向是適應無鉛焊接的耐高溫波峰焊。

 

3.3.2再流焊

 

所謂的再流焊(reflowsoldering)就是通過加熱使預置的奸料膏或奸料凸點重新熔化即再次流動，潤濕金屬焊盤表面形成牢固連接的過程[7]。常用的再流焊熱源有紅外輻射、熱風、熱板傳導和激光等。

 

再流焊溫度曲線的建立是再流焊技術(shù)中一個非常關(guān)鍵的環(huán)節(jié)。按照焊接過程各區(qū)段的作用，一般將其分為預熱區(qū)、保溫區(qū)、再流區(qū)和冷卻區(qū)等4段。預熱過程的目的是為了用一個可控制的速度來提高溫度，以減少元件和板的任何熱損壞。保溫主要是為了平衡所有焊接表面溫度，使SMA上所有元件在這一段結(jié)束時具有相同的溫度。再流區(qū)域里加熱器的溫度設置得最高，使組件的溫度快速上升至峰值溫度，一般推薦為焊膏的熔點溫度加20-40°C。而冷卻過程使得奸料在退出加熱爐前固化，從而得到明亮的焊點并有好的外形和低的接觸角度。

 

目前再流焊工藝中比較成熟的是熱風再流焊和紅外再流焊。隨著免清洗和無鉛焊接的要求，出現(xiàn)了氮氣焊接技術(shù)。適應無鉛焊接的耐高溫再流焊成為該技術(shù)重要的發(fā)展方向。

 

4無鉛奸料的發(fā)展

 

長期以來，錫鉛(Sn37Pb)奸料以其較低的熔點、良好的性價比以及易獲得而成為低溫奸料中最主要的奸料系列，研宄結(jié)果表明，鉛在Sn-Pb奸料中起著重要作用：①有效降低合金的表面張力，進而促進潤濕和鋪展;②能阻止錫瘟”發(fā)生;③促進奸料與被焊件之間快速形成鍵合。但是鉛是一種具害。隨著人類環(huán)保意識的日益增強，大范圍內(nèi)禁止使用含鉛物質(zhì)的呼聲越來越高。

 

目前，國際上公認的無鉛奸料定義為：以Sn為基體，添加了Ag，Cu，Sb，In其它合金元素，而Pb的質(zhì)量分數(shù)在0.2%以下的主要用于電子組裝的軟奸料合金。

 

選擇Sn-Pb奸料的替代合金應滿足以下要求[8_10]:①其全球儲量足夠滿足市場需求;②無毒性;③能被加工成需要的所有形式;④相變溫度(固/液相線溫度)與Sn-Pb奸料相近;⑤合適的物理性能，特別是電導率、熱導率、熱膨脹系數(shù);⑥與現(xiàn)有元件基板/引線及PCB材料在金屬學性能上兼容;⑦足夠的力學性能：抗剪強度、蠕變抗力、等溫疲勞抗力、熱機疲勞抗力、金屬學組織的穩(wěn)定性;⑧良好的潤濕性;⑨可接受的成本價格。

 

5結(jié)語

 

在微電子封裝技術(shù)方面經(jīng)歷了雙列直插、四方扁平等階段。目前球柵陣列封裝已經(jīng)成為主流產(chǎn)品，現(xiàn)在芯片尺寸封裝和多芯片組件也在蓬勃發(fā)展。今后微電子封裝將繼續(xù)向高性能、高可靠性、多功能、小型化、薄型化、便攜式及低成本方向發(fā)展，相關(guān)的連接技術(shù)也必須符合這種發(fā)展趨勢。在所使用的封裝材料方面有金屬、陶瓷、塑料，而低成本的塑料是應用的主要方向。

 

對奸料而言，錫鉛共晶奸料雖有許多優(yōu)點，但鑒于Sb及其化合物的劇毒性對人類健康和生活環(huán)境的危害，要求生產(chǎn)各種無鉛奸料。目前最吸引人的是Sn-Ag-Cu系列，另外還有Sn-0.7Cu，Sn-3.5Ag，Sn-Zn和Sn-Ag-Bi等無鉛奸料。從世界發(fā)展趨勢看，新型無鉛奸料的成分設計趨向于合金的多元化，因多種合金元素的加入可提高其力學性能和可靠性。隨著現(xiàn)代工業(yè)的發(fā)展，人們也更注重免清洗無鉛奸料的開發(fā)和應用，這是降低生產(chǎn)成本和能耗、提高產(chǎn)品性能的有效途徑。

 

參考文獻：

 

[1]范琳，袁桐，楊士勇.微電子封裝技術(shù)與聚合物封裝材料的發(fā)展趨勢[J].新材料產(chǎn)業(yè)，2005，7(8)：88-97.

 

[2]李枚.微電子封裝技術(shù)的發(fā)展與展望[J].半導體雜志，2000，25(2)：32-36.

 

[3]劉勁松，郭儉.BGA/CSP封裝技術(shù)的研宄[J].哈爾濱工業(yè)大學學報，2003，50(5)：602-604.

 

[4]王春青.微電子焊接及微連接[J].電子科技導報，1995,2(4)：30-31.

 

[5]王春青，李明雨，田艷紅.電子封裝中的微連接技術(shù)[A].第十次全國焊接會議論文集[C].黑龍江哈爾濱：黑龍江人民出版社，2001.107-118.

 

[6]賈永平.波峰焊接技術(shù)的應用[J].航天制造技術(shù)，2003，22(3)：6-8.

 

[7]吳念租，蔡均達.錫焊技術(shù)與可靠性[M].北京：人民郵電出版社，1993.69-89.

 

[8]WilliamB，Hampshire.T^esearchforlead-freesolders[J].Soldering&SurfaceMountTechnology，1993，14：49.

篇6

布局在印制線路板教學中應如何講解

一個印制線路板的布線是否能夠順利完成主要取決于布局，而且，布線的密度越高，布局就越重要。所有制作印制線路板的人都遇到過這樣的情況：布線僅剩下幾條時卻發(fā)現(xiàn)無論如何都布不通了，而又不想飛線，于是不得不刪除大量或全部的已布線，再重新調(diào)整布局。所以，合理的布局是布線成功的前提。每次在講布局內(nèi)容之前，我都要讓學生牢牢地記住這樣一個概念。

教材中關(guān)于線路板的合理布局有十二點要求，非常詳細。可是，學生把這些要求背下來就一定能把電路圖布好了嗎？很多學生看完后仍然不知道該如何操作。

筆者認為一個印制線路板的布局是否合理沒有絕對的判斷標準。印制線路板的設計，首先從確定板的大小開始。印制線路板的尺寸因受機箱外殼的大小限制，以能恰好安放入外箱內(nèi)為宜。其次，應該考慮印制電路板與外接元器件（主要是電位器、按鍵、插口或其他印制電路板）的連接方式。因為只有對外接元器件的規(guī)格、尺寸、面積等有完全了解，才能對附件固定，以提高耐震、耐沖擊性能等（這些就要求學生需要具有一定的元器件常識）。

在布線方向上要掌握好，盡可能保持與原理圖走線方向相一致，以便于生產(chǎn)中的檢查、調(diào)試及檢修。要使各元件排列和分布合理、均勻，力求整齊、美觀，并且結(jié)構(gòu)嚴謹，按一定順序方向進行布線。

對于具體的元器件，主要是注意電位器的安放位置，它應盡可能放在板的邊緣，旋轉(zhuǎn)柄朝外。在電路板尺寸有限的情況下，電阻、二極管的放置還可以采用豎放的放置方式，這樣比常規(guī)的平放要節(jié)約很多空間。IC座上定位槽放置的方位要正確，并注意各個IC腳位是否正確。例如，1腳只能位于IC座的右下角線或者左上角，而且緊靠定位槽（從焊接面看）。進出接線端布置時其相關(guān)聯(lián)的兩引線端不要距離太大，并且盡可能集中在1至2個側(cè)面，不要太過離散，元件腳間距要合理。把學生比較熟悉的電子元器件作為引子講解好，學生就很好理解了。課后我在征求學生意見時，多數(shù)學生反映都容易理解，這為學習后續(xù)內(nèi)容奠定了良好的基礎(chǔ)。

不要忽視飛線在布局中的作用

當印制線路板上元器件的位置已經(jīng)基本確定后，學生就開始進行布線操作了?？蓡栴}是，學生放置的元器件圖形是一樣的，但布線后，他們的元件布線圖有的好，有的卻極為復雜。

這是為什么呢？原因是，當一個封裝的位置發(fā)生變化時，其飛線的起始點和終止點一般也會發(fā)生變化，元件最終位置的確定，還需要通過移動、旋轉(zhuǎn)、整體對齊等操作。這就要讓學生學會依靠觀察屏幕顯示的飛線是否簡捷、有序和長度是否最短來進行元器件的調(diào)整。

在整板范圍內(nèi)快速移動一個封裝，如果與這個封裝連接的飛線不發(fā)生大的變化，說明與這個封裝引腳連接的網(wǎng)絡中結(jié)點數(shù)少，近于一一對應的連接，這個封裝的位置不能任意放置。如果與這個封裝連接的飛線變化比較大，說明與這個封裝引腳連接的網(wǎng)絡中結(jié)點數(shù)多，這個封裝不一定非固定放置在某個位置，可以按照其他一些判別準則（如布局是否合理、美觀等）找到該封裝的相對最佳放置位置。

如果一個封裝不論怎樣移動位置與某幾個封裝間的飛線連接關(guān)系都始終不變，就說明這個封裝與這幾個封裝之間具有較強的約束關(guān)系，應該優(yōu)先放置在這幾個封裝的重心或相對接近重心的位置。如果一個封裝移動位置時飛線可以不斷變化，即總能就近找到連接結(jié)點，說明這個封裝與其他所有封裝之間具有較弱的約束關(guān)系，這個封裝的位置就可以比較靈活。這些很實用的判別方法，教材上卻沒有指出。在課堂中我給學生指出這一關(guān)系后，他們都感到易于理解，做出來的布線圖也比較合理了。

印制線路板中常用的手工―自動―手工的布線方法

在完成了線路板上元器件的布局之后，學生就可以開始進行線路板的布線了。為了省事，絕大部分學生都采用直接自動布線的方法，在電路布局好后自動布線的布通率都能達到100%。但是，筆者認為常用的布線步驟還是按照手工預布線―自動布線―手工布線的順序最好。

在自動布線之前，先預先用手工布一些重要的網(wǎng)絡，比如高頻時鐘、主電源等，這些網(wǎng)絡往往對走線距離、線寬、線間距、屏蔽等有特殊的要求。還有輸入端與輸出端的邊線應避免相鄰平行，以免產(chǎn)生反射干擾等，這些就需要學生們具備較多的電路設計知識了。

當手工預布好線并進行自動布線后，學生們會發(fā)現(xiàn)自動布線依然存在缺陷，如連線拐彎多、走線過長、不美觀等，使布線顯得很凌亂。筆者認為自動布線結(jié)束后還需要進一步使用手工調(diào)整布線，才能獲得一塊較完美的、滿足電磁兼容性要求的印制線路板。手工調(diào)整布線的目的就是重新調(diào)整走線方向，使布線盡可能合理（如滿足電磁兼容性要求、連接長度短）。手工調(diào)整布線是電路設計中較難掌握的技巧之一，它是線路板設計技術(shù)和經(jīng)驗的集中體現(xiàn)，即使經(jīng)過了多次調(diào)整，依然可能會存在不盡合理的走線。而作為初學者的學生，一般手工布線時應注意地線處理，避免交叉和簡單走線。

對于地線必須嚴格按高頻中頻低頻、一級級地按弱電到強電的順序排列原則，切不可隨便亂接，級與級間寧可接線長點兒，也必須遵守這一原則。同一級電路的接地點應盡量靠近，本級電路的電源濾波電容也應接在該級接地點上，以防止產(chǎn)生自激。而印制導線的公共地線，應盡量布置在印制線路板的邊緣部分，接地和電源的圖形應盡可能與數(shù)據(jù)的流動方向平行，這是提高抑制噪聲能力的秘訣。

對可能交叉的線條，可以用“鉆”、“繞”兩種辦法解決，即讓某引線從別的電阻、電容、三極管腳下的空隙處“鉆”過去，或者從可能交叉的某條引線的一端“繞”過去。在特殊情況下如果線路很復雜，為簡化設計也允許使用少量導線跨接。

篇7

【關(guān)鍵詞】肖特基;芯片級封裝;漏印;漏印模版;燒結(jié)

由于越來越多的產(chǎn)品設計需要不斷減小體積，提高速度，目前芯片級封裝技術(shù)是微電子封裝技術(shù)研究中的重要課題，該封裝互連線長度極大縮短，封裝后延遲時間縮小，易于實現(xiàn)組件高速化。 由于凸點工藝制作難度大，國內(nèi)還沒有成熟的產(chǎn)品量產(chǎn)，產(chǎn)品全部依賴進口。目前凸點的制作方法大多采用金屬球殖入、真空鍍膜、電鍍及光刻的方法。上述方法由于投資強度大、工藝制作有較大的難度。本文介紹了一種凸點制作的新型工藝方法：在絲網(wǎng)印刷技術(shù)工藝的基礎(chǔ)上，用模版漏印技術(shù)，將混合導體漿料按要求施加適當?shù)膲毫Γ箤w漿料從復合模版通孔穿過而成球狀體，經(jīng)過燒結(jié)工藝形成金屬球狀凸點，從而實現(xiàn)了肖特基二極管凸點的工藝制作。

1.工藝裝置

我公司是芯片制造廠，擁有4英寸和5英寸芯片生產(chǎn)線，實現(xiàn)芯片級封裝有得天獨厚的優(yōu)勢，只要在4英寸或5英寸的晶圓硅片上完成凸點的制作，就可以實現(xiàn)芯片級封裝。采用的裝置主要有高精密絲網(wǎng)印刷機、漏印模版、燒結(jié)爐及配套設施。

2.漏印模版的設計及制作

由于凸點是在硅片表面制作，一般要在4英寸的圓片上，制作10000多個凸點，要保證高度、直徑的一致性，而且凸點之間不能相互粘連，在模版的設計中要充分考慮凸點的高密度排列及硅片易碎等特點，完成模版的設計。

2.1 按照圓片的尺寸及肖特基二極管芯片的尺寸設計掩膜版，并將設計掩膜版轉(zhuǎn)換為鉻版，以備光刻使用。

2.2 選取厚度0.1mm～0.3mm的不銹鋼板，進行雙面涂膠并烘干，以備光刻使用。

2.3 光刻：在雙面光刻機上，將不銹鋼板放在兩塊鉻版的中間，位置對準后進行曝光，曝光時間30-40秒。

2.4 腐蝕：將光刻完成的不銹鋼板裝入腐蝕片盒，將腐蝕時間設定為60-180秒，溫度設定為30℃，腐蝕片盒進入裝有腐蝕液的腐蝕缸，腐蝕后形成漏印孔。

2.5 乳膠層再固化：模版上保留乳膠層主要對芯片表面起保護作用，避免表面劃傷而使產(chǎn)品漏電增大，同時可保證凸點形狀的一致。將腐蝕液清洗干凈并干燥后，將乳膠面進行二次曝光，形成堅固耐磨的乳膠層，這樣就完成了復合模版的制作。圖1所示是不同型號的兩個產(chǎn)品漏印模版局部放大圖。

圖1

3.凸點工藝制作

3.1 凸點漏印工藝

要實現(xiàn)膏狀錫漿料漏印到晶圓硅片表面，漿料的流動特性與漏印模版相匹配是關(guān)鍵。漿料的選取必須遵循漿料浸潤性能的要求，同時考慮圓片表明的特殊性。熔融態(tài)焊料合金在固態(tài)金屬表面的浸潤與鋪展是形成有效連接的必要條件，浸潤角度越小、浸潤性能越好，但這會使凸點的高度降低，凸點成型不理想，反之則焊接不良。一般無鉛錫漿料的浸潤角均大于含鉛的錫漿料，如果選取適當就可以滿足凸點制作的要求，經(jīng)反復試驗，無鉛免清洗錫漿料，合金成分（WT%）：Sn96.5/Ag3/Cu0.5很好地滿足了制作凸點的要求。

錫漿料粘度的調(diào)配：在試驗中，粘度太大，模版漏印孔容易堵塞，會出現(xiàn)圓片上局部沒有漿料或漿料不足;粘度太小，會造成凸點之間相互連接，嚴重時會連成一片。當粘度調(diào)整為900 KCPS時，印刷工藝穩(wěn)定，重復性好，在高精密絲網(wǎng)印刷機上，將錫漿料漏印到晶圓硅片上。

3.2 燒結(jié)工藝

在燒結(jié)爐中設計最佳爐溫曲線，及最高燒結(jié)溫度和停留時間非常重要，溫度太低或時間太短會造成浸潤不夠造成凸點開路，溫度太高或時間太長則會產(chǎn)生凸點成型不規(guī)則，凸點相互粘連。本實驗測定的燒結(jié)爐溫度曲線范圍如圖2所示，選最高燒結(jié)溫度為235℃，恒溫時間為2分鐘。燒結(jié)完成后，凸點大小一致、光潔度好、滿足凸點設計的技術(shù)要求。與漏印模版相對應的產(chǎn)品局部如圖3所示。

圖2

圖3

4.結(jié)果分析

在試制的產(chǎn)品中，隨機抽取TW140（1安40伏）的肖特基產(chǎn)品5個圓片，進行外觀和電參數(shù)測試，測試結(jié)果如表1所示。

通過試制樣片分析，用印刷工藝在肖特晶圓硅片上制作的凸點經(jīng)鏡檢，其表明光潔度、外觀形態(tài)及凸點一致性都比較理想。凸點高度：0.24～0.26mm，凸點直徑0.3～0.32mm;電參數(shù)VBR、IR、VF都滿足肖特基二極管性能指標技術(shù)要求。樣品經(jīng)用戶上機使用，產(chǎn)品性能穩(wěn)定、可靠。

參考文獻

[1]胡強.BGA組裝技術(shù)與工藝[J].電子元件與材料，2006 （06）.

[2]楊斌，劉潁.BGA封裝技術(shù)[J].電子與封裝，2003（04）.

[3]羅偉承，劉大全.BGA/CSP和倒裝焊芯片面積陣列封裝技術(shù)[J].中國集成電路，2009（02）.

篇8

【關(guān)鍵詞】電子裝聯(lián)；SMT；發(fā)展

一、電子裝聯(lián)目前的發(fā)展水平

傳統(tǒng)采用基板和電子元器件分別制作，再利用SMT技術(shù)將其組裝在一起的安裝方式，在實現(xiàn)更高性能，微型化、薄型化等方面，顯得有些無能為力。電子安裝正從SMT向后SMT（post-SMT）轉(zhuǎn)變。通訊終端產(chǎn)品是加速開發(fā)3D封裝及組裝的主動力，例如手機已從低端（通話和收發(fā)短消息）向高端（可拍照、電視、廣播、MP3、彩屏、和弦振聲、藍牙和游戲等）發(fā)展，要求體積小、重量輕、功能多。專家預測：2008年以后手機用存儲器將超過PC用存儲器。芯片堆疊封裝（SDP），多芯片封裝（MCP）和堆疊芯片尺寸封裝（SCSP）等，將大量應用，裝聯(lián)工藝必須加快自身的技術(shù)進步，以適用其發(fā)展。為適應微型元器件組裝定位的要求，新的精準定位工藝方法不斷推出，例如日本松下公司針對0201的安裝推出的“APC（Advanced Process Control）”系統(tǒng)，可以有效地減少工序中由于焊盤位置偏差和焊膏印刷位置偏差而引起的再流焊接的不良，作為繼SMT技術(shù)之后（post-SMT）的下一代安裝技術(shù)，將促使電子元器件、封裝、安裝等產(chǎn)業(yè)發(fā)生重大變革。驅(qū)使原來由芯片封裝安裝再到整機的由前決定后的垂直生產(chǎn)鏈體系，轉(zhuǎn)變?yōu)榍昂蟊舜酥萍s的平行生產(chǎn)鏈體系，工藝技術(shù)路線也必將作出重大調(diào)整，以適應生產(chǎn)鏈的變革，PCB基板加工和安裝相結(jié)合的技術(shù)是未來矚目的重大發(fā)展方向。

二、高密度組裝中的“微焊接”技術(shù)加速發(fā)展

高密度電子產(chǎn)品組裝中的微焊接技術(shù)，是隨著高密度面陣列封裝器件（如CSP、FCOB等）在工業(yè)中的大量應用而出現(xiàn)的。其特點是：

芯片級封裝具有封裝密度高，例如：在一片5mm×5mm的面積上集成了5000個以上的接點數(shù)；

焊點大小愈來愈微細化，例如：間距為0.4mm的CSP其焊球的直徑將小于0.15mm。在SMT組裝各工序焊接缺陷大幅上升。像上述這樣的凸形接合部的出現(xiàn)，加速了“微焊接”技術(shù)的快速發(fā)展。“微焊接”技術(shù)就意味著接合部（焊點）的微細化，密間距的焊點數(shù)急劇增加，接合的可靠性要求更高。歸納起來，“微焊接”技術(shù)正面臨著下述兩個基本課題：①“微焊接”工藝，由于人手不可能直接接近，基本上屬于一種“無檢查工藝”。為了實現(xiàn)上述要求的無檢查工藝的目的，必須要建立確保焊點接觸可靠性的保證系統(tǒng)（對制造系統(tǒng)的要求）。②由于焊點的微細化，焊接接合部自身的接續(xù)可靠性必須要確保。為此，要求有最完全的接合，焊點內(nèi)任何空洞、異物等都會成為影響接續(xù)可靠性的因素（對接合部構(gòu)造的要求）。

基于上述分析，為了實現(xiàn)上述的要求，故必須導入“微焊接工藝設計”的思維方法。所謂“微焊接工藝設計”，就是用計算機模擬焊接接合部的可靠性設計，從而獲得實際生產(chǎn)線的可靠性管理措施和控制項目；對生產(chǎn)線可能發(fā)生的不良現(xiàn)象進行預測，從而求得預防不良現(xiàn)象發(fā)生的手段，這就是進行“工藝設計”的目的。通過“工藝設計”，就預先構(gòu)筑了實際的生產(chǎn)線和生產(chǎn)管理系統(tǒng)。這樣，就可以獲得高的生產(chǎn)效率和焊接質(zhì)量。對焊接接合部的可靠性管理也就變得容易和可能了。

三、電子裝聯(lián)技術(shù)未來走向

以現(xiàn)有的電子裝聯(lián)工藝技術(shù)模式和工藝裝備能力來說間距為0.3mm的CSPs等芯片的應用已近極限。未來比上述元器件更小的超微級元器件及分子電路板的應用，從穿孔安裝（THT）到表面安裝（SMT）已流行數(shù)十年來的組裝概念及其工藝技術(shù)裝備（如印刷機、貼片機、各類焊接設備及檢測設奮等）都將無法勝任而退出歷史舞臺。

隨著半導體和微機械元器件尺寸小到毫微級時，基于機械組裝系統(tǒng)和焊接技術(shù)的傳統(tǒng)組裝和連接技術(shù)，將會遇到嚴重的挑戰(zhàn)。D.OPopa在2004年SME制造月刊中發(fā)表的“微型和中間規(guī)模的組裝”提出了“封裝差距”，若按摩爾定律繼續(xù)進行的話，就會在2010年以后的十年中發(fā)生“組裝危機”。因此，串行處理這些小元器件已是不再可行的。在大量組裝毫微米級元器件時，己不再使用機械工具方法來精確定位元器件了。主要影響這些元器件精確定位和貼裝的因素是極小分子間的相互作用力。由此可見基于機械方式的串行處理技術(shù)將會完全失效。A.Singh等人在1999年IEEE微機械系統(tǒng)期刊發(fā)表的“使用倒裝焊鍵合進行微晶的移動”一文中所提出的方法是：使用移動的方式將預先搭建整個系統(tǒng)的薄膜圖形轉(zhuǎn)移到基板上，使用“印刷”的方式可以并行地制造整個電路圖形。從效果上講與噴墨或印刷到基板的思維是相似的：首先試圖在并行處理時將大量的中型級元器件放置于臨時的基板上，再將它們互連后移離臨時基板（作為貼裝工作臺的臨時基板是可以反復使用的）。在液體中或噴射印刷推進的方式下，應用擴散原理可以將元器件放置于該平臺上，這樣可以使元器件接近其最終的位置。另一種將元器件置于其位置的方法是：美國專家Adalytix所做的，即應用微流體力學進行的一種高速初步定位的技術(shù)，由于此法具有較高的并行度，所以會達到較高的生產(chǎn)量。并行定位元器件的其他原理包括：靜電學和磁學?？傊?，將元器件定位到所要求的位置及最終的對準過程是比較復雜的，而且這些過程還需要復雜的工藝技術(shù)。通過克服弱的小范圍力-鍵合力就可以達到所希望的標準。以上過程可以在潤濕性或流動性環(huán)境中形成。從上述分析中可知，未來電子裝聯(lián)技術(shù)工程師所要求掌握的知識結(jié)構(gòu)，將向復合化方向擴展。

參考文獻

[1]余國興.現(xiàn)代電子裝聯(lián)工藝基礎(chǔ)[M].西安電子科技大學出版社，2007.

篇9

關(guān)鍵詞:集成電路封裝;QFP;寄生效應

Crosstalk Analysis based on 64-Lead Quad Flat Package

WANG Honghui 1,2,SUN Haiyan1

(1. Southeast University, Nanjing 210096, China;

2. Nantong Fujitsu Microelectronics Co., Ltd., Nantong 226006, China)

Abstract:Signal integrity issues are becoming more and more important in the package design of electronic systems.?Based on a standard 64-Lead Quad Flat Package, commercial electromagnetic analysis software Q3D was used to create package model and extract parasitic parameters. The simulation results showed that the pin near to the active received higher crosstalk.

Key words: integrated circuit package;QFP;parasitic effects

1引言

近年來,集成電路設計和制造技術(shù)的進步以及無線網(wǎng)絡的興起,使得電路系統(tǒng)朝著高速度、高密度、低工作電壓的方向發(fā)展,時鐘頻率達到GHz,甚至更高。芯片工作速度的增加,使得封裝結(jié)構(gòu)中電容與電感寄生耦合效應迅速增加,一些原本被忽略的電氣效應已經(jīng)開始影響電路的正常工作,因此需要對封裝結(jié)構(gòu)進行建模、仿真,來保證信號的傳輸質(zhì)量[1-2]。

QFP(Quad Flat Pack)引線框架封裝形式采用低成本的塑料封裝技術(shù),引腳之間距離很小,引腳很細,數(shù)量通常在32-304左右,適用于大規(guī)模或超大規(guī)模高頻/高速集成電路封裝。圖1為某一標準的QFP64引線框架結(jié)構(gòu)示意圖,理想情況下,框架引腳能夠?qū)⑿盘柾暾貜挠∷㈦娐钒?PCB)傳輸?shù)郊呻娐沸酒?但高頻信號在通道上傳輸時,會發(fā)生傳輸延遲(Propagation Delay)、反射(Reflect)、串擾(Crosstalk)等信號完整性問題,引腳的寄生效應會隨著芯片工作頻率的提高而越來越大,從而惡化器件的性能,嚴重者導致封裝失效。

本文針對一種標準的QFP64封裝結(jié)構(gòu),采用商用電磁場軟件Q3D進行封裝建模,并提取封裝引腳的寄生參數(shù),最后利用HSPICE工具完成串擾仿真的過程,為電路設計人員提供了參考[3-5]。

2封裝建模與參數(shù)提取

在高頻/高速集成電路封裝中,信號傳輸?shù)膶嵸|(zhì)是電磁場能量的傳輸過程,一般情況下,若信號通道的物理長度小于輸入信號波長的十分之一,封裝模型可以表示為集總參數(shù)模型;反之,需要建立傳輸線模型。圖2為QFP64的3D封裝模型示意圖(取整個封裝模型的四分之一),芯片焊盤通過綁定線與引線框架的內(nèi)引腳相連,封裝信號通道由框架引腳及綁定線組成。其中引腳外側(cè)寬度為0.2 mm,外側(cè)間距為0.3 mm,綁定線直徑為0.025 mm,引線框架和綁定線的材料分別定義為銅和金。本文假設圖2中S1信號通道的工作頻率為1 GHz,通道總長為12 mm,小于工作波長的十分之一,因此可利用Q3D軟件完成QFP64封裝的RLC集總參數(shù)的提取。選取S1作為高頻信號通道,且在S1周圍另取S2、S3、S4 三條信號通道一起進行仿真,每個信號通道定義為一個net,設置信號的輸入、輸出端口,定義net的兩個端面為source和sink,設置網(wǎng)格和1 GHz求解頻率,最終完成Q3D封裝模型的建立。表1為Q3D仿真后提取的S1 ~ S4信號通道的RLC寄生參數(shù)值。

3QFP64封裝串擾分析

串擾產(chǎn)生的主要原因是信號在一條通道上傳輸時,由于通道之間存在耦合電感及耦合電容,使得鄰近信號線上出現(xiàn)電壓波動現(xiàn)象。為了對圖2所示的封裝模型進行串擾分析,將表2提取出的電學參數(shù)轉(zhuǎn)化成SPICE等效電路。下面是轉(zhuǎn)化的SPICE等效電路網(wǎng)表:

.subckt QFP64 1 2 3 4 5 6 7 8

XZhalf1 1 2 3 4 9 10 11 12 QFP64_half

XY1 9 10 11 12 QFP64_parlel

XZhalf2 9 10 11 12 5 6 7 8 QFP64_half

.subckt QFP64_half 1 2 3 4 5 6 7 8

V1 1 9 dc 0.0

V2 2 10 dc 0.0

V3 3 11 dc 0.0

V4 4 12 dc 0.0

R1 9 13 0.13751305

R2 10 14 0.13774097

R3 11 15 0.14145661

R4 12 16 0.14011357

F1_2 13 9 V2 0.0550716

F1_3 13 9 V3 0.00773066

F1_4 13 9 V4 -0.00391029

F2_1 14 10 V1 0.0549805

F2_3 14 10 V3 0.052904

F2_4 14 10 V4 0.00982513

F3_1 15 11 V1 0.00751515

F3_2 15 11 V2 0.0515144

F3_4 15 11 V4 0.0431618

F4_1 16 12 V1 -0.00383771

F4_2 16 12 V2 0.00965875

F4_3 16 12 V3 0.0435755

L1 13 5 3.6263985e-009

L2 14 6 3.3562496e-009

L3 15 7 3.1569579e-009

L4 16 8 2.975746e-009

K1_2 L1 L2 0.582365

K1_3 L1 L3 0.422938

K1_4 L1 L4 0.327607

K2_3 L2 L3 0.556648

K2_4 L2 L4 0.401825

K3_4 L3 L4 0.534619

.ends QFP64_half

.subckt QFP64_parlel 1 2 3 4

C1_0 1 0 6.7986871e-013

C1_2 1 2 4.3579739e-013

C1_3 1 3 5.6077684e-014

C1_4 1 4 2.1526511e-014

C2_0 2 0 2.0838791e-013

C2_3 2 3 3.7178628e-013

C2_4 2 4 4.9829859e-014

C3_0 3 0 1.9767049e-013

C3_4 3 4 3.3955766e-013

C4_0 4 0 4.8372433e-013

.ends QFP64_parlel

.ends QFP64

影響串擾大小的因素主要有兩個方面:1)不同的信號上升時間對串擾的影響;2):不同的信號通道間距對串擾的影響,本文主要針對后者來分析QFP64封裝的串擾特性。仿真時,S1端接輸入信號,采用5 V的pulse信號,頻率為1 GHz,上升時間為0.2 ns,S1輸出端接50Ω的電阻,做瞬態(tài)分析。圖3、4分別為S1對S2、S4的串擾仿真結(jié)果,其中S2信號通道的近端串擾和遠端串擾的峰值分別為0.502 V和0.266 V,S4信號通道的近端串擾和遠端串擾的峰值分別為0.151 V和0.185 V。分析可得,S2比S4收到S1的干擾大,即離干擾源越近,所受到的信號干擾就越大,兩種情況下,原本擾的信號線上的電壓為0 V,因受到串擾電壓的干擾已不在維持0 V電壓的狀態(tài),當干擾電壓超過臨界電壓,即會造成高速數(shù)字電路信號的誤判。

經(jīng)過上面的分析,框架引腳之間的互容、互感以及間距是影響QFP封裝串擾的主要因素,而引線框架的固定結(jié)構(gòu)決定了高頻信號在傳輸過程中,通道之間存在的較高的耦合效應,因此QFP封裝實際使用時,可根據(jù)芯片的特點,采用GSGSG(地-信號-地-信號-地)模式,這種模式中部分引腳作為地線,起到屏蔽的作用,能夠有效地降低信號通道的耦合效應,降低串擾噪聲。

4結(jié)論

隨著集成電路工作頻率的提高,高頻/高速封裝的信號完整性問題越來越突出,盡管封裝引入的寄生效應非常小,但對于高頻電路來說,這些寄生效應足以使信號嚴重失真。本文分析了一種QFP64封裝技術(shù)的串擾特性,采用Q3D工具進行電磁仿真,參數(shù)提取,最后利用HSPICE工具進行串擾仿真的過程。仿真結(jié)果表明,離干擾源越近,所受到的串擾影響就越大。實際使用時為了有效地降低串擾,可采用GSGSG模式進行QFP封裝設計。

參考文獻

[1] Hongyu Zheng; Ling Gao; Zhiping Liu. Progress in development of advanced package for semiconductor device[J],Solid-State and Integrated-Circuit Technology, 2001. Proceedings. 6th International Conference on , Volume: 1 , 22-25 Oct. 2001 Pages:83 - 87 vol.1

[2] Hirose, T. High-Frequency IC Packaging Technologies [C]. IEEE Indium Phosphide and Related Materials, 2003, 227 - 230.

[3] Tzyy-Sheng Horng, Sung-Mao Wu, Hui-Hsiang Huang, etal. Modeling of Lead-Frame Plastic CSPs for Accurate Prediction of Their Low-Pass Filter Effects on RFICs [C]. IEEE Radio Frequency Integrated Circuits Symposium, 2001, 133-136

篇10

【關(guān)鍵詞】電子封裝;課程設置;實習基地;實驗平臺

隨著電子技術(shù)的迅速發(fā)展，越來越多的電子器件應用到許多領(lǐng)域中，也帶動了相關(guān)行業(yè)的飛速發(fā)展。尤其是隨著物聯(lián)網(wǎng)技術(shù)的進步，各式各樣的傳感器構(gòu)成了智能網(wǎng)絡的基礎(chǔ)。封裝技術(shù)作為電子產(chǎn)品領(lǐng)域中的關(guān)鍵技術(shù)之一，具有舉足輕重的作用。電子封裝是將利用半導體加工方法制備出的微元件、電路等用特定的封裝材料保護起來，形成機械保護并進行電學信號傳輸，從而構(gòu)成微系統(tǒng)及工作環(huán)境的制造技術(shù)。由于電子封裝專業(yè)在半導體制程中屬于后道工序，其前道和半導體制備芯片相關(guān)聯(lián)，后道和器件的使用息息相關(guān)，所以其涵蓋的內(nèi)容非常多，牽涉到材料、化學、電子、機械等學科，尤其許多新型傳感器的出現(xiàn)，對電子封裝專業(yè)提出了更高的要求。近些年來，電子封裝對器件的可靠性評價、性能測試等領(lǐng)域也開始有所擴展和延伸。作為一門較新的專業(yè)，電子封裝專業(yè)建設和本科生培養(yǎng)處于探索性階段。目前國內(nèi)高校的電子封裝專業(yè)大多起源于材料學院，尤以焊接技術(shù)、金屬材料專業(yè)居多。如哈爾濱工業(yè)大學、上海交通大學、南京航空航天大學等。但是電子封裝專業(yè)作為一門全新的學科和專業(yè)，在信息技術(shù)飛速發(fā)展的今天，其本科生教育培養(yǎng)模式需要與時俱進，才能夠跟上當今時代的發(fā)展。江蘇科技大學電子與封裝專業(yè)借鑒了國內(nèi)其他高校在電子封裝專業(yè)方面的建設，同時根據(jù)自身的特點，結(jié)合長三角地區(qū)半導體行業(yè)蓬勃發(fā)展的優(yōu)勢，對電子封裝專業(yè)本科生培養(yǎng)及專業(yè)建設進行一些有益的探索。因此，本文從電子封裝專業(yè)的多學科交叉及工程化應用較強等方面的特點出發(fā)，通過課程設置、實習基地建設和實驗平臺搭建，從封裝專業(yè)的理論學習，到實際專業(yè)封裝生產(chǎn)線的感性認知，再到封裝設備的實踐操作，構(gòu)建電子封裝專業(yè)的本科教學理論－認知－實踐的系統(tǒng)性模式。

一、課程設置

由于電子封裝專業(yè)是一門典型的交叉學科，牽涉到的基礎(chǔ)學科較多，因此在課程設置方面既要考慮到其知識專業(yè)性，又要考慮到其知識綜合性。江蘇科技大學立足于長三角區(qū)域，針對目前電子封裝技術(shù)專業(yè)存在較大的人才供需矛盾(據(jù)統(tǒng)計我國每年對電子封裝專業(yè)本科層次的人才需求超過7萬人)，以半導體材料和器件制備為基礎(chǔ)，結(jié)合電子元器件的設計與模擬，對電子元件的封裝材料、封裝工藝、封裝設計等方面進行基礎(chǔ)教育，培養(yǎng)電子封裝及其相關(guān)領(lǐng)域中工藝開發(fā)、材料改進、儀器研制等方面的專業(yè)工程技術(shù)人員。在專業(yè)課設置上，涵蓋從器件的原理、封裝的工藝和可靠性測試方面等，具體有以下7門專業(yè)必修課。半導體器件物理、微連接原理、電子封裝材料、封裝結(jié)構(gòu)與工藝、電子封裝可靠性、封裝熱管理。在選修課程的設置上重視電子封裝專業(yè)中的基礎(chǔ)理論、實際應用、動手能力、思維開拓方面的培養(yǎng)，對目前迅速發(fā)展的封裝領(lǐng)域中的知識進行了綜合性的構(gòu)建，從理論到實際，從工藝到應用，設置了10門專業(yè)選修課，包括微加工工藝、MEMS器件與封裝技術(shù)、電子設計自動化、集成電路設計、微電子制造及封裝設備、表面組裝技術(shù)、微波與射頻電路、電磁兼容技術(shù)、先進封裝技術(shù)、有限元技術(shù)及在封裝中的應用。江蘇科技大學電子封裝專業(yè)的課程體系設置，一方面體現(xiàn)了電子封裝專業(yè)的綜合化、專業(yè)化的特點，另一方面突出了實踐性和理論性結(jié)合的特色。尤其在現(xiàn)代化的教育體系下，既要突出學生的專業(yè)性特點，又要兼顧學生的知識綜合性，同時還需對目前學生的動手能力和實踐能力進行專業(yè)化培養(yǎng)。尤其對于半導體及信息技術(shù)專業(yè)方面日新月異的發(fā)展，開設了“先進封裝技術(shù)”課程，對目前晶圓級封裝、三維封裝等目前較為新穎的封裝模式進行關(guān)注，及時反映封裝領(lǐng)域的最新動態(tài)。

二、實習基地

電子封裝專業(yè)不僅對理論知識有深入的了解，對實踐能力也有更高的要求。尤其是電子信息工業(yè)的迅速發(fā)展，對人才掌握的知識綜合性要求越來越高。目前，電子封裝專業(yè)不僅僅是對其本身所涉及的封裝設計、封裝工藝、封裝材料等方面，而且隨著封裝工業(yè)方面的發(fā)展，尤其是晶圓級封裝技術(shù)的發(fā)展，很多封裝工藝和微加工工藝高度融合在一起。所以對于從事電子封裝領(lǐng)域的工程技術(shù)人員、研究人員，不僅要掌握封裝相關(guān)的理論基礎(chǔ)，還要求對加工工藝實踐的掌握。從工科院校的人才培養(yǎng)角度出發(fā)，目前國際教育界公認實踐才是工科專業(yè)教育的根本，必須在理論教育的基礎(chǔ)上，讓學生到相關(guān)專業(yè)工程實踐中去實踐學習，在實際解決問題的過程中掌握相關(guān)的專業(yè)知識。江蘇科技大學目前積極建立與電子封裝企業(yè)的合作，通過到企業(yè)的見習與實踐，讓學生對課堂講授的基礎(chǔ)知識有更深層次的認識，同時通過企業(yè)技術(shù)人員直接參與實踐教學環(huán)節(jié)，加深學生對封裝領(lǐng)域中的工藝、設備等方面的認知。并且，江蘇科技大學與江陰長電、蘇州捷研芯、蘇州納米城等單位建立長期穩(wěn)定的實訓和見習基地，采取與這些企業(yè)單位實際生產(chǎn)接軌的流水線式實習安排，在實習期間讓每個學生負責生產(chǎn)制造過程中某一項工序，并定期進行輪換工作，如前道工藝中的光刻、濺射、刻蝕等微加工工藝，同時對后續(xù)的封裝工藝如切片、邦定、貼裝和封裝等具體工藝的實訓，保證學生在學校學習理論知識的同時，也能掌握一定的實際封裝方面的技能。江蘇科技大學地處長三角地區(qū)，長三角地區(qū)(上海、江蘇、浙江)以上海為核心，半導體及信息產(chǎn)業(yè)在長三角地區(qū)中占有重要地位，是國內(nèi)集成電路、傳感器制造和封測技術(shù)最先進產(chǎn)能集中地區(qū)。其中，中芯國際在上海擁有8吋及12吋晶圓廠;臺積電在上海松江擁有8吋廠，并已決定在南京興建12吋廠;聯(lián)電則以收購方式取得蘇州和艦8吋廠經(jīng)營權(quán);力晶與合肥市政府合資興建12吋廠。學校與相關(guān)的企業(yè)聯(lián)合建立實習、實訓和見習基地，一方面可以使理論教學與實踐相結(jié)合，提高學生的知識實際應用能力;另一方面，可以讓企業(yè)的一些研發(fā)型設備可以充分利用，實習資源共享，提高設備的利用率。此外，通過學生在企業(yè)中的實習，讓學生掌握更多實踐知識的同時，也讓企業(yè)在學生實習期間考察他們的能力，為企業(yè)在未來招聘人才提供更多的選擇。

三、實驗平臺

江蘇科技大學電子封裝專業(yè)針對目前國內(nèi)半導體及信息產(chǎn)業(yè)的迅速發(fā)展情況，為了能較好較快地培養(yǎng)電子封裝領(lǐng)域比較緊缺的人才，在理論教學的同時，也非常注重實驗教學。目前電子封裝系在新校區(qū)規(guī)劃了用于實驗教學的凈化間，主要包括兩個部分:一是包括黃光區(qū)內(nèi)的光刻、顯影、濺射等半導體器件的前道加工工序;二是包括劃片、邦定、回流、鍵合等封裝工藝。前道工序主要包括光刻機、濺射設備和刻蝕設備等，通過實驗教學，使學生在操作過程中更能深入了解光刻、濺射等工藝的具體原理和實現(xiàn)步驟，能讓學生更好地了解電子器件的制備過程，從而拓寬學生的視野，為學生走向工作崗位奠定良好的理論和實驗基礎(chǔ)。后道工序主要指封裝工藝，設備主要涵蓋劃片機、金線鍵合機、金屬植球機和回流爐等。通過這些設備的實際操作，可以使學生對封裝領(lǐng)域中的零級封裝、一級封裝有比較深入的認識，可以根據(jù)設備的相應功能實現(xiàn)所設計的需求。同時，江蘇科技大學根據(jù)目前封裝領(lǐng)域的高速發(fā)展趨勢，購置了包括3D打印機、晶圓鍵合機等較為新型的設備，通過這些設備的具體操作和實際應用，讓學生在關(guān)注目前封裝領(lǐng)域中發(fā)展的主要趨勢，尤其是目前業(yè)界比較關(guān)注的晶圓級封裝和三維封裝，做好這些方面的知識儲備，為以后走向工作崗位或者深造奠定良好的基礎(chǔ)。

四、結(jié)語

電子封裝專業(yè)作為一個新興的交叉型專業(yè)，近些年來在國內(nèi)外都有迅速的發(fā)展。尤其隨著消費電子、汽車電子和物聯(lián)網(wǎng)等領(lǐng)域的高速增長，作為電子器件中關(guān)鍵技術(shù)之一的電子封裝技術(shù)備受關(guān)注，而且專業(yè)的電子封裝領(lǐng)域人才培養(yǎng)還滯后于封裝技術(shù)的發(fā)展需求。因此，高校的電子封裝專業(yè)人才培養(yǎng)需要滿足市場發(fā)展的需求，不僅要關(guān)注電子封裝專業(yè)的多學科交叉及工程化應用較強等方面的特點，而且在教學過程中需要多元化的課程設置，包括器件設計、加工工藝、應用材料、測試方法等方面的理論教學，結(jié)合實習基地的實際參觀認識和學習，到實驗平臺整體流程的操作，培養(yǎng)學生的綜合性能力，能為電子封裝專業(yè)輸送更多更好的專業(yè)人才.

【參考文獻】

［1］胡慶賢，董再勝，王鳳江等．電子封裝技術(shù)專業(yè)人才培養(yǎng)體系的構(gòu)建［J］．產(chǎn)業(yè)與科技論壇，2011，11(10):173～174

［2］簡剛，汪蕾，胡慶賢等．微電子封裝專業(yè)《薄膜材料與工藝》教學探索［J］．產(chǎn)業(yè)與科技論壇，2014，14(13):154～155

［3］廖秋慧，劉淑梅．微電子封裝專業(yè)的課程建設與教學實踐［J］．產(chǎn)業(yè)與科技論壇，2013，10(12):178～179